JPS61127634U - - Google Patents
Info
- Publication number
- JPS61127634U JPS61127634U JP1152985U JP1152985U JPS61127634U JP S61127634 U JPS61127634 U JP S61127634U JP 1152985 U JP1152985 U JP 1152985U JP 1152985 U JP1152985 U JP 1152985U JP S61127634 U JPS61127634 U JP S61127634U
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor
- mount
- semiconductor device
- hanging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
第１図乃至第４図は本考案に係る半導体装置の
一実施例を説明するためのもので、第１図は本考
案の半導体装置の製造に使用するリードフレーム
の一例を示す部分平面図、第２図は第１図のＡ―
Ａ線に沿う断面図、第３図は半導体装置の製造に
おけるペレツトマウント工程で使用する専用の治
具の使用状態を示す斜視図、第４図は第３図の治
具により吊りピンに溝を形成した状態を示す部分
断面図である。第５図は本考案の前提となる半導
体装置の製造に使用されるリードフレームを示す
部分平面図、第６図は半導体装置の一例を示す斜
視図、第７図は第６図のＢ―Ｂ線に沿う断面図で
ある。 ２……吊りピン、３……ペレツトマウント部、
４……リード、６……半田、７……半導体ペレツ
ト、９……半導体装置、１０……溝。
一実施例を説明するためのもので、第１図は本考
案の半導体装置の製造に使用するリードフレーム
の一例を示す部分平面図、第２図は第１図のＡ―
Ａ線に沿う断面図、第３図は半導体装置の製造に
おけるペレツトマウント工程で使用する専用の治
具の使用状態を示す斜視図、第４図は第３図の治
具により吊りピンに溝を形成した状態を示す部分
断面図である。第５図は本考案の前提となる半導
体装置の製造に使用されるリードフレームを示す
部分平面図、第６図は半導体装置の一例を示す斜
視図、第７図は第６図のＢ―Ｂ線に沿う断面図で
ある。 ２……吊りピン、３……ペレツトマウント部、
４……リード、６……半田、７……半導体ペレツ
ト、９……半導体装置、１０……溝。
Claims (1)
- 両側方に延びる吊りピンを有するペレツトマウ
ント部に半田を介して半導体ペレツトを固着マウ
ントし、上記ペレツトマウント部の近傍まで延び
てくるリードの先端部と半導体ペレツトとをワイ
ヤボンデイングし、上記半導体ペレツトを含む主
要部分を樹脂モールドしてなる半導体装置におい
て、上記吊りピンのペレツトマウント部近傍位置
に、半田流れを阻止するための溝を形成したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152985U JPS61127634U (ja) | 1985-01-29 | 1985-01-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152985U JPS61127634U (ja) | 1985-01-29 | 1985-01-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127634U true JPS61127634U (ja) | 1986-08-11 |
Family
ID=30493733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152985U Pending JPS61127634U (ja) | 1985-01-29 | 1985-01-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127634U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724555A (en) * | 1980-07-22 | 1982-02-09 | Nec Kyushu Ltd | Semiconductor device |
-
1985
- 1985-01-29 JP JP1152985U patent/JPS61127634U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724555A (en) * | 1980-07-22 | 1982-02-09 | Nec Kyushu Ltd | Semiconductor device |