JPS61128416A - 基板への透明電極パタ−ンの形成方法 - Google Patents
基板への透明電極パタ−ンの形成方法Info
- Publication number
- JPS61128416A JPS61128416A JP25088584A JP25088584A JPS61128416A JP S61128416 A JPS61128416 A JP S61128416A JP 25088584 A JP25088584 A JP 25088584A JP 25088584 A JP25088584 A JP 25088584A JP S61128416 A JPS61128416 A JP S61128416A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- transparent electrode
- substrate
- electrode pattern
- exposure amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は基板への透明電極パターンの形成方法に関する
。
。
例えば液晶、化学発光、エレクトロクロミック、電場発
光等の表示装置では、透明基板に透明電極パターンを形
成したものが用いられている。
光等の表示装置では、透明基板に透明電極パターンを形
成したものが用いられている。
従来、透明基板への透明電極パターンの形成は、透明基
板の両面にインクを塗布した後、エツチングにより透明
電極パターンを形成し、この後インクを除去することに
より行われている。
板の両面にインクを塗布した後、エツチングにより透明
電極パターンを形成し、この後インクを除去することに
より行われている。
また、特開昭５６−１６８６２９号のように、いわゆる
フォトプロセスにより透明電極パターンを形成すること
も行われているが、この場合には、第４図に示すように
透明基板１の両面に形成される透明Ｎｍパターン２，３
のうち片面２のみがフォトマスク４を用いたフォトプロ
セスにより形成され、他面３は前述したインクを用いた
印刷法により形成される。
フォトプロセスにより透明電極パターンを形成すること
も行われているが、この場合には、第４図に示すように
透明基板１の両面に形成される透明Ｎｍパターン２，３
のうち片面２のみがフォトマスク４を用いたフォトプロ
セスにより形成され、他面３は前述したインクを用いた
印刷法により形成される。
［背景技術の問題点コ
しかしながら、このような印刷法により透明電極パター
ンを形成するときには、印刷版やレジン厚とスクリーン
メツシュとの関係で透明電極パターンの直線性が失われ
、微細パターン化が困難であるという問題がある。
ンを形成するときには、印刷版やレジン厚とスクリーン
メツシュとの関係で透明電極パターンの直線性が失われ
、微細パターン化が困難であるという問題がある。
また、この印刷法では、透明基板１の両面に形成される
透明電極パターン２，３を片面ずつ加工処理するため、
透明基板１の両面に形成される透明電極パターン２．３
の形状および位置を同一にし、いわゆるパターンずれを
解消することが困難であるという問題がある。
透明電極パターン２，３を片面ずつ加工処理するため、
透明基板１の両面に形成される透明電極パターン２．３
の形状および位置を同一にし、いわゆるパターンずれを
解消することが困難であるという問題がある。
ざらに印刷法では、耐薬性のインクを用いるため、ピン
ホールやインク残留によるいわゆるパターン残りが発生
し、この処理に多大な工数がかかるという問題がある。
ホールやインク残留によるいわゆるパターン残りが発生
し、この処理に多大な工数がかかるという問題がある。
［発明の目的］
本発明はかかる従来の事情に対処してなされたもので、
単数または複数の透明基板の複数面に形成される透明電
極パターンのパターンずれを解消することができるとと
もに、透明基板への透明電極パターンの形成に費される
工数を従来より大幅に低減することのできる基板への′
透明電極パターンの形成方法を提供しようとするもので
ある。
単数または複数の透明基板の複数面に形成される透明電
極パターンのパターンずれを解消することができるとと
もに、透明基板への透明電極パターンの形成に費される
工数を従来より大幅に低減することのできる基板への′
透明電極パターンの形成方法を提供しようとするもので
ある。
［発明の概要］
すなわち本発明は、単数または複数の透明基板の複数面
にレジスト膜を形成し前記複数面を間隔をおいて対向配
置する工程と、前記レジスト膜の形成された複数面のう
ち最前部に位置する面の前方に露光マスクを配置する工
程と、前記露光マスク前方から露光光を照射することに
より前記複数面に形成されるレジスト膜を同時に露光す
る工程と、前記露光されたレジスト膜を現像することに
より前記複数面上にほぼ同一形状の透明電極パターンを
形成する工程とからなることを特徴とする基板への透明
電極パターンの形成方法である。
にレジスト膜を形成し前記複数面を間隔をおいて対向配
置する工程と、前記レジスト膜の形成された複数面のう
ち最前部に位置する面の前方に露光マスクを配置する工
程と、前記露光マスク前方から露光光を照射することに
より前記複数面に形成されるレジスト膜を同時に露光す
る工程と、前記露光されたレジスト膜を現像することに
より前記複数面上にほぼ同一形状の透明電極パターンを
形成する工程とからなることを特徴とする基板への透明
電極パターンの形成方法である。
［発明の実施例］
以下本発明方法の詳細を図面を用いて説明する。
実施例１
この実施例では、まず第１図に示すように、透明基板１
の能面および後面に前面レジストｌｌ１５および後面レ
ジスト膜６が形成される。ｎａ面レしス ゛ト膜５およ
び後面レジスト１１６は、例えばポジ型フォトレジスト
をスピンコード、ローラコート、ディップコート等によ
り約２μｌの厚さに塗布し、乾燥することにより形成さ
れる。この後、前面レジスト膜５の前方に密着あるいは
近接して配置される露光マスク７前方から露光光８を照
射することにより前面レジスト膜５および後面レジスト
膜６の露光が同時に行なわれる。
の能面および後面に前面レジストｌｌ１５および後面レ
ジスト膜６が形成される。ｎａ面レしス ゛ト膜５およ
び後面レジスト１１６は、例えばポジ型フォトレジスト
をスピンコード、ローラコート、ディップコート等によ
り約２μｌの厚さに塗布し、乾燥することにより形成さ
れる。この後、前面レジスト膜５の前方に密着あるいは
近接して配置される露光マスク７前方から露光光８を照
射することにより前面レジスト膜５および後面レジスト
膜６の露光が同時に行なわれる。
ここで透明電極パターン２．３のパターン寸法が設計さ
れた寸法になる露光量（適正露光口という）を、例えば
１００秒・ｍｗ／ｃｊとし、透明電極パターンのパター
ン寸法が許容される寸法ばらつき内になる露光量（以下
許容露光量という）の範囲を一３０％〜＋１５０％とし
、また入射光が前面レジスト膜５あるいは透明基板１で
反射吸収され後面レジスト膜６まで透過する率を８０％
とすると、前面レジスト１１５側より適正露光量で露光
すると後面レジスト膜６の露光量は許容露光量範囲の一
２０％となり、適正露光量により前面レジスト膜５およ
び後面レジスト膜６を露光することができる。
れた寸法になる露光量（適正露光口という）を、例えば
１００秒・ｍｗ／ｃｊとし、透明電極パターンのパター
ン寸法が許容される寸法ばらつき内になる露光量（以下
許容露光量という）の範囲を一３０％〜＋１５０％とし
、また入射光が前面レジスト膜５あるいは透明基板１で
反射吸収され後面レジスト膜６まで透過する率を８０％
とすると、前面レジスト１１５側より適正露光量で露光
すると後面レジスト膜６の露光量は許容露光量範囲の一
２０％となり、適正露光量により前面レジスト膜５およ
び後面レジスト膜６を露光することができる。
また、透過率を５０％とすると、後面レジスト１１６の
露光量は許容露光量を外れ、約２倍の露光量が必要とな
るが、このときには前面レジスト膜５をその許容露光量
である２００秒・ＩＩＷ／ ｃぜで露光することにより
後面レジスト膜６の露光量は１００秒・ＩＩＷ／ ｄと
なり、許容露光量範囲となる。
露光量は許容露光量を外れ、約２倍の露光量が必要とな
るが、このときには前面レジスト膜５をその許容露光量
である２００秒・ＩＩＷ／ ｃぜで露光することにより
後面レジスト膜６の露光量は１００秒・ＩＩＷ／ ｄと
なり、許容露光量範囲となる。
すなわち、普通に用いられる約１〜５μ県の厚さのレジ
スト膜では、９％〜８０％前後の光が透過するため、そ
の透過光を有効に利用することにより、前面レジスト膜
５および後面レジスト膜６を同時に露光することができ
る。
スト膜では、９％〜８０％前後の光が透過するため、そ
の透過光を有効に利用することにより、前面レジスト膜
５および後面レジスト膜６を同時に露光することができ
る。
このような露光工程の後、レジスト膜の現像、エツチン
グ、レジスト除去等が行なわれる。これらの作業では前
面レジスト膜５および後面レジスト膜６の処理を同時に
行なうことができる。
グ、レジスト除去等が行なわれる。これらの作業では前
面レジスト膜５および後面レジスト膜６の処理を同時に
行なうことができる。
実施例２
この実施例は前面レジスト膜５および後面レジスト膜６
のレジスト膜の種類、レジスト膜厚が同一では前述した
許容露光量範囲に入らないときに後面レジスト膜６を薄
くし、後面レジスト膜６の許容露光ｆｆｉ［囲を変える
ことにより透明電極パターン２．３の寸法を許容される
寸法範囲内にすることを特徴としている。
のレジスト膜の種類、レジスト膜厚が同一では前述した
許容露光量範囲に入らないときに後面レジスト膜６を薄
くし、後面レジスト膜６の許容露光ｆｆｉ［囲を変える
ことにより透明電極パターン２．３の寸法を許容される
寸法範囲内にすることを特徴としている。
すなわち、例えば適正露光量を１００秒・ｍｗ／ｃｉと
し、許容露光量範囲を一２０％〜＋５０％とし、透過率
を５０％とすると、前面レジスト膜５の露光量を１５０
秒・ＩＩＷ／ ｄとしても後面レジスト膜６の露光量は
７５秒・１１９１／ｃｉとなり、許容露光量範囲を−５
％越えることとなる。
し、許容露光量範囲を一２０％〜＋５０％とし、透過率
を５０％とすると、前面レジスト膜５の露光量を１５０
秒・ＩＩＷ／ ｄとしても後面レジスト膜６の露光量は
７５秒・１１９１／ｃｉとなり、許容露光量範囲を−５
％越えることとなる。
このようなときには、後面レジスト膜６の厚みを例えば
約１／２の１μｍにすると、後面レジスト膜６の適正露
光量が１／２となり、前面レジスト膜５を適正露光ｍ１
ｏｏ秒・ｔａｗ／ｃｉで露光しても後面レジスト膜６を
適正露光ｍの５０秒・ｍｗ／ｃ７で露光することができ
る。なお、ここでレジスト膜の種類が同一の場合には、
前面レジストＩＩ ５の厚みと後面レジスト膜６の厚み
との比は、はぼ前面レジスト膜５の適正露光量と後面レ
ジスト膜６の適正露光量との比に等しくなる。
約１／２の１μｍにすると、後面レジスト膜６の適正露
光量が１／２となり、前面レジスト膜５を適正露光ｍ１
ｏｏ秒・ｔａｗ／ｃｉで露光しても後面レジスト膜６を
適正露光ｍの５０秒・ｍｗ／ｃ７で露光することができ
る。なお、ここでレジスト膜の種類が同一の場合には、
前面レジストＩＩ ５の厚みと後面レジスト膜６の厚み
との比は、はぼ前面レジスト膜５の適正露光量と後面レ
ジスト膜６の適正露光量との比に等しくなる。
実施例３
この実施例は、前面レジスト膜５および後面レジストＰ
Ａ６の種類、膜厚が同一では、許容露光量範囲に入らな
いときに後面レジストＩ！！６に感度の高いものを用い
、後面レジスト膜６の許容露光量範囲を変えることによ
り、透明電極パターン２゜３の寸法を許容された範囲内
とすることを特徴としている。
Ａ６の種類、膜厚が同一では、許容露光量範囲に入らな
いときに後面レジストＩ！！６に感度の高いものを用い
、後面レジスト膜６の許容露光量範囲を変えることによ
り、透明電極パターン２゜３の寸法を許容された範囲内
とすることを特徴としている。
適正露光量、許容露光量範囲および透過率を実施例２と
同様とし、後面レジストＩｌ！６にレジスト感度の約２
倍のものを用いると、後面レジスト膜６の適正露光量が
１／２となり、後面レジスト膜６を適正露光量の１００
秒・ｍｗ／ ｄで露光することにより前面レジスト１１
５を適正露光量の５０秒・ｍｖ／ｃｄで露光することが
できる。
同様とし、後面レジストＩｌ！６にレジスト感度の約２
倍のものを用いると、後面レジスト膜６の適正露光量が
１／２となり、後面レジスト膜６を適正露光量の１００
秒・ｍｗ／ ｄで露光することにより前面レジスト１１
５を適正露光量の５０秒・ｍｖ／ｃｄで露光することが
できる。
なお、ここで前面レジストｌｌ１５のレジスト感度に前
面レジスト族５の適正露光量を乗じた値は、後面レジス
ト膜６のレジスト感度に前面レジスト膜５の適正露光量
を乗じた値にほぼ等しいという関係が成立する。
面レジスト族５の適正露光量を乗じた値は、後面レジス
ト膜６のレジスト感度に前面レジスト膜５の適正露光量
を乗じた値にほぼ等しいという関係が成立する。
なお、以上述べた実施例では、それぞれ透明基板１の両
面に前面レジスト膜５および後面レジストｇ！６を形成
した例について説明したが、本発明はかかる実施例に限
定されるものではなく、例えば第２図に示すように、透
明基板１の片面のみにレジスト膜９を形成された透明基
板１を多段に重ねてそれぞれのレジスト膜９を同時に露
光することも可能である。
面に前面レジスト膜５および後面レジストｇ！６を形成
した例について説明したが、本発明はかかる実施例に限
定されるものではなく、例えば第２図に示すように、透
明基板１の片面のみにレジスト膜９を形成された透明基
板１を多段に重ねてそれぞれのレジスト膜９を同時に露
光することも可能である。
また、第３図に示すように、透明基板１の片面のみにレ
ジスト膜９を形成された透明基板１をレジストＩＩ！
９が対向するように多段に重ね同時に露光することも可
能である。
ジスト膜９を形成された透明基板１をレジストＩＩ！
９が対向するように多段に重ね同時に露光することも可
能である。
［発明の効果］
以上述べたように本発明の基板への透明電極パターンの
形成方法では、単数または複数の透明基板の複数面に形
成されるレジスト膜を同時に露光するため、透明電極パ
ターンのパターンずれを従来より大幅に低減することが
できる。
形成方法では、単数または複数の透明基板の複数面に形
成されるレジスト膜を同時に露光するため、透明電極パ
ターンのパターンずれを従来より大幅に低減することが
できる。
また、現像、エツチング、レジスト剥離等を各面周時に
行なうことができるため、従来より大幅に工数を低減す
ることができる。
行なうことができるため、従来より大幅に工数を低減す
ることができる。
第１図は本発明の基板への透明電極パターンの形成方法
の一実施例を説明するための縦断面図、第２図および第
３図は本発明の詳細な説明するための縦断面図、第４図
は従来の基板への透明電極パターンの形成方法を説明す
るための縦断面図である。 １・・・・・・・・・・・・透明基板 ７・・・・・・・・・・・・露光マスク５・・・・・・
・・・・・・前面レジスト膜６・・・・・・・・・・・
・後面レジスト膜９・・・・・・・・・・・・レジスト
膜第１ 図 第３図 第２図
の一実施例を説明するための縦断面図、第２図および第
３図は本発明の詳細な説明するための縦断面図、第４図
は従来の基板への透明電極パターンの形成方法を説明す
るための縦断面図である。 １・・・・・・・・・・・・透明基板 ７・・・・・・・・・・・・露光マスク５・・・・・・
・・・・・・前面レジスト膜６・・・・・・・・・・・
・後面レジスト膜９・・・・・・・・・・・・レジスト
膜第１ 図 第３図 第２図
Claims (3)
- （１）単数または複数の透明基板の複数面にレジスト膜
を形成し前記複数面を間隔をおいて対向配置する工程と
、前記レジスト膜の形成された複数面のうち最前部に位
置する面の前方に露光マスクを配置する工程と、前記露
光マスク前方から露光光を照射することにより前記複数
面に形成されるレジスト膜を同時に露光する工程と、前
記露光されたレジスト膜を現像することにより前記複数
面上にほぼ同一形状の透明電極パターンを形成する工程
とからなることを特徴とする基板への透明電極パターン
の形成方法。 - （２）複数面のうち最前部に位置する面のレジスト膜厚
よりも後方に位置する面のレジスト膜厚を薄くしたこと
を特徴とする特許請求の範囲第１項記載の基板への透明
電極パターンの形成方法。 - （３）複数面のうち最前部に位置する面のレジスト膜の
感度よりも後方に位置する面のレジスト膜の感度を高く
したことを特徴とする特許請求の範囲第１項または第２
項記載の基板への透明電極パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25088584A JPS61128416A (ja) | 1984-11-28 | 1984-11-28 | 基板への透明電極パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25088584A JPS61128416A (ja) | 1984-11-28 | 1984-11-28 | 基板への透明電極パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128416A true JPS61128416A (ja) | 1986-06-16 |
Family
ID=17214463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25088584A Pending JPS61128416A (ja) | 1984-11-28 | 1984-11-28 | 基板への透明電極パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015052838A (ja) * | 2013-09-05 | 2015-03-19 | 凸版印刷株式会社 | 透明導電性積層体、タッチパネル、および、透明導電性積層体の製造方法 |
-
1984
- 1984-11-28 JP JP25088584A patent/JPS61128416A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015052838A (ja) * | 2013-09-05 | 2015-03-19 | 凸版印刷株式会社 | 透明導電性積層体、タッチパネル、および、透明導電性積層体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4211834A (en) | Method of using a o-quinone diazide sensitized phenol-formaldehyde resist as a deep ultraviolet light exposure mask | |
| JPS60231327A (ja) | レジスト・パタ−ンの形成方法 | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| US3264105A (en) | Method of using a master art drawing to produce a two-sided printed circuit board | |
| US3676002A (en) | Optical mask with integral spacers and method of making | |
| JP3164779B2 (ja) | ホトマスク | |
| JPS61128416A (ja) | 基板への透明電極パタ−ンの形成方法 | |
| US3507592A (en) | Method of fabricating photomasks | |
| JP2908649B2 (ja) | 位相シフトマスクおよびその製造方法 | |
| JPS58204532A (ja) | パタ−ン形成方法 | |
| JPH06132208A (ja) | 基板のパターニング法 | |
| JP2693171B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6333746A (ja) | フオトマスクの製造方法 | |
| JP2626234B2 (ja) | 半導体装置の製造方法 | |
| JPH04273243A (ja) | 位相シフトマスクとその製造方法 | |
| JP3047603B2 (ja) | 印刷版の製造方法 | |
| JPH043044B2 (ja) | ||
| JPH0458245A (ja) | 微細パターン形成用マスク及びその製造方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPS61215544A (ja) | パタ−ン形成方法 | |
| JPH03252622A (ja) | カラー表示装置の製造方法 | |
| JPS6097689A (ja) | レジストパタ−ン形成方法 | |
| JPH02183517A (ja) | 微細パターン形成方法 | |
| JPH0516582B2 (ja) | ||
| JPH0315025A (ja) | カラー表示装置の製造方法 |