JPH043044B2 - - Google Patents
Info
- Publication number
- JPH043044B2 JPH043044B2 JP57138248A JP13824882A JPH043044B2 JP H043044 B2 JPH043044 B2 JP H043044B2 JP 57138248 A JP57138248 A JP 57138248A JP 13824882 A JP13824882 A JP 13824882A JP H043044 B2 JPH043044 B2 JP H043044B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- conductive film
- transparent conductive
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Surface Treatment Of Glass (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の詳細な説明】
この発明は、透明な導電膜と金属膜とが積層さ
れた二層構造の電極の形成方法に関する。
れた二層構造の電極の形成方法に関する。
一般に、表示セルには表示を制御するための表
示用電極が設けられている。例えば、ドツト表示
を行なう液晶表示セルにあつては、液晶を介して
対向配置される一対のガラス基板１，２のうち一
方のガラス基板１の内面には、第１図ａに示すよ
うに縦方向に延びる帯状電極３が透明な導電材で
形成され、また他方のガラス基板２の内面には第
１図ｂに示すように縦方向に共通接続された複数
のドツト電極４が透明な導電材で形成されてい
る。そして、このドツト電極４を有するガラス基
板２にあつては、電気的導通性を向上させるた
め、第２図に示すように、ドツト電極４及びその
リード４ａの上にクロム（Cr）等の金属からな
る金属リード５を形成している。
示用電極が設けられている。例えば、ドツト表示
を行なう液晶表示セルにあつては、液晶を介して
対向配置される一対のガラス基板１，２のうち一
方のガラス基板１の内面には、第１図ａに示すよ
うに縦方向に延びる帯状電極３が透明な導電材で
形成され、また他方のガラス基板２の内面には第
１図ｂに示すように縦方向に共通接続された複数
のドツト電極４が透明な導電材で形成されてい
る。そして、このドツト電極４を有するガラス基
板２にあつては、電気的導通性を向上させるた
め、第２図に示すように、ドツト電極４及びその
リード４ａの上にクロム（Cr）等の金属からな
る金属リード５を形成している。
この様な透明導電膜と金属膜とが積層された電
極からなる表示用電極を形成する場合、従来にお
いては、ガラス基板２の表面に酸化インジウム
（In2O3）等の透明導電膜を形成し、この透明導電
膜上にクロム等の金属膜を蒸着形成し、更にこの
金属膜上にフオトレジスト膜を塗布形成し、この
後にフオトレジスト膜をリードパターンに対応し
て露光し、現像により上記リード部に対応しない
箇所のフオトレジスト膜を除去し、この除去した
部分に対応する金属膜のみをエツチングにより除
去することにより、まず、金属膜からなる金属リ
ード５を形成し、この後再び、金属リード５及び
透明導電膜上にフオトレジスト膜を塗布形成し、
電極パターンに対応させて露光し、現像により電
極パターンに対応しない不要部分のフオトレジス
ト膜を除去し、エツチングにより更に透明導電膜
の不要部分を除去することにより、パターン電極
（ドツト電極４及びそのリード４ａ）を形成して
いた。
極からなる表示用電極を形成する場合、従来にお
いては、ガラス基板２の表面に酸化インジウム
（In2O3）等の透明導電膜を形成し、この透明導電
膜上にクロム等の金属膜を蒸着形成し、更にこの
金属膜上にフオトレジスト膜を塗布形成し、この
後にフオトレジスト膜をリードパターンに対応し
て露光し、現像により上記リード部に対応しない
箇所のフオトレジスト膜を除去し、この除去した
部分に対応する金属膜のみをエツチングにより除
去することにより、まず、金属膜からなる金属リ
ード５を形成し、この後再び、金属リード５及び
透明導電膜上にフオトレジスト膜を塗布形成し、
電極パターンに対応させて露光し、現像により電
極パターンに対応しない不要部分のフオトレジス
ト膜を除去し、エツチングにより更に透明導電膜
の不要部分を除去することにより、パターン電極
（ドツト電極４及びそのリード４ａ）を形成して
いた。
しかしながら、電極相互或いはリード間の絶縁
幅を狭くした微細なパターンを形成する場合に
は、エツチングの不均一、及び光学マスクもしく
は基板面に付着した塵埃等によつてエツチング不
良が生じ、電極間の短絡欠陥が生じる。特に、透
明導電膜はエツチング性が悪いためにエツチング
が不均一になりやすく、また塵埃等による短絡欠
陥が生じ易いと言う問題があつた。また、この透
明電極に生じた欠陥は、視覚的に検査することが
困難であり、製造の不良率が高くなると言う問題
があつた。
幅を狭くした微細なパターンを形成する場合に
は、エツチングの不均一、及び光学マスクもしく
は基板面に付着した塵埃等によつてエツチング不
良が生じ、電極間の短絡欠陥が生じる。特に、透
明導電膜はエツチング性が悪いためにエツチング
が不均一になりやすく、また塵埃等による短絡欠
陥が生じ易いと言う問題があつた。また、この透
明電極に生じた欠陥は、視覚的に検査することが
困難であり、製造の不良率が高くなると言う問題
があつた。
この発明は、上述した事情に鑑みてなされたも
ので、その目的とするところは、透明な導電膜を
エツチングする際の塵埃等による欠陥を簡単な工
程によつて無くすようにした電極の製造方法を提
供することである。
ので、その目的とするところは、透明な導電膜を
エツチングする際の塵埃等による欠陥を簡単な工
程によつて無くすようにした電極の製造方法を提
供することである。
以下、この発明に係る電極の形成方法を液晶セ
ルの表示用電極に適用した場合の実施例について
第４図、第５図を参照して具体的に説明する。ま
ず、第４図イに示すように、透明ガラス基板１０
の表面に酸化インジウム等からなる透明な導電膜
１１を形成し、この導電膜１１上にクロム等から
なる金属膜１２を形成し、更にこの金属膜１２を
洗浄してその上にフオトレジスト膜１３を塗布形
成する。
ルの表示用電極に適用した場合の実施例について
第４図、第５図を参照して具体的に説明する。ま
ず、第４図イに示すように、透明ガラス基板１０
の表面に酸化インジウム等からなる透明な導電膜
１１を形成し、この導電膜１１上にクロム等から
なる金属膜１２を形成し、更にこの金属膜１２を
洗浄してその上にフオトレジスト膜１３を塗布形
成する。
そして、フオトレジスト膜１３を表示用電極及
びそのリードのパターンに対応させて露光し、現
像によりフオトレジスト膜１３の不要部分（電極
パターンに対応しない部分）を除去する。第４図
ロはこの状態を示したもので、このとき、フオト
レジスト膜１３がネガタイプのものである場合に
は、未露光部のフオトレジストが除去され、また
ポジタイプのものがある場合には、露光部のフオ
トレジストが除去される。
びそのリードのパターンに対応させて露光し、現
像によりフオトレジスト膜１３の不要部分（電極
パターンに対応しない部分）を除去する。第４図
ロはこの状態を示したもので、このとき、フオト
レジスト膜１３がネガタイプのものである場合に
は、未露光部のフオトレジストが除去され、また
ポジタイプのものがある場合には、露光部のフオ
トレジストが除去される。
このようにして不要部分のフオトレジスト膜１
３を除去した後は、フオトレジスト膜１３を硬化
し、エツチング液によるエツチングで、フオトレ
ジスト膜１３が取り除かれた箇所の金属膜１２及
び導電膜１１を順次除去する。
３を除去した後は、フオトレジスト膜１３を硬化
し、エツチング液によるエツチングで、フオトレ
ジスト膜１３が取り除かれた箇所の金属膜１２及
び導電膜１１を順次除去する。
なお、金属膜１２をエツチングするエツチング
液は金属膜１２の材質によつて異なるが、クロム
の場合、硝酸第２セリウムアンモニウムと過塩素
酸とを混合した水溶液であり、また酸化インジウ
ムからなる透明導電膜１１をエツチングするエツ
チング液は塩酸と塩化第２鉄の混合液である。第
４図ハは金属膜１２及び導電膜１１を除去した状
態を示したもので、金属膜１２及び導電膜１１は
電極パターンに応じた箇所が残るようになる。
液は金属膜１２の材質によつて異なるが、クロム
の場合、硝酸第２セリウムアンモニウムと過塩素
酸とを混合した水溶液であり、また酸化インジウ
ムからなる透明導電膜１１をエツチングするエツ
チング液は塩酸と塩化第２鉄の混合液である。第
４図ハは金属膜１２及び導電膜１１を除去した状
態を示したもので、金属膜１２及び導電膜１１は
電極パターンに応じた箇所が残るようになる。
その後、残留するフオトレジスト膜１３を第４
図ニに示す用に剥離し洗浄する。
図ニに示す用に剥離し洗浄する。
次に、塵埃等による透明な導電膜１１のエツチ
ング不良を無くすために、第６図に示す工程に移
る。先ず第６図イに示すように、基板１０の表面
に金属膜１２の上からフオトレジスト膜１７を形
成する。第６図イは短絡部Ｃが形成された状態を
示し、この場合、フオトレジスト膜１７が形成さ
れた後に、基板１０の裏面側（矢印方向）からそ
の全面を露光する。これによつて、フオトレジス
ト膜１７は透明な基板１０及び導電膜１１を介し
て露光されるが、金属膜１２に対応する部分は光
が透過しないので、露光されず、未露光部とな
る。このため、フオトレジスト膜１７がポジタイ
プのものであれば、現像により露光部が除去さ
れ、第６図ロに示すようになる。
ング不良を無くすために、第６図に示す工程に移
る。先ず第６図イに示すように、基板１０の表面
に金属膜１２の上からフオトレジスト膜１７を形
成する。第６図イは短絡部Ｃが形成された状態を
示し、この場合、フオトレジスト膜１７が形成さ
れた後に、基板１０の裏面側（矢印方向）からそ
の全面を露光する。これによつて、フオトレジス
ト膜１７は透明な基板１０及び導電膜１１を介し
て露光されるが、金属膜１２に対応する部分は光
が透過しないので、露光されず、未露光部とな
る。このため、フオトレジスト膜１７がポジタイ
プのものであれば、現像により露光部が除去さ
れ、第６図ロに示すようになる。
このようにして基板１０の裏面側から露光を行
つて現像すると、フオトレジスト膜１７は金属膜
１２が露光用マスクとなるので、そのパターンに
応じて除去される。その後、第６図ハに示すよう
に導電膜１１をエツチングすると、短絡部Ｃが除
去される。続いて、残留するフオトレジスト膜１
７を第６図ニに示すように剥離し洗浄する。この
後は、第４図ホ〜チに示した金属リードのパター
ニング工程に移る。
つて現像すると、フオトレジスト膜１７は金属膜
１２が露光用マスクとなるので、そのパターンに
応じて除去される。その後、第６図ハに示すよう
に導電膜１１をエツチングすると、短絡部Ｃが除
去される。続いて、残留するフオトレジスト膜１
７を第６図ニに示すように剥離し洗浄する。この
後は、第４図ホ〜チに示した金属リードのパター
ニング工程に移る。
第４図ホ〜チは、金属リードの製造過程を示し
ている。すなわち、金属膜１２の上から基板１０
の表面に再びフオトレジスト膜１４を形成し、そ
してこのフオトレジスト膜１４をリードパターン
に対応させて露光し、現像により第４図ヘに示す
ようにフオトレジスト膜１４の不要部分（リード
パターンに対応しない部分）を除去する。この
後、エツチング液にてエツチングし、フオトレジ
スト膜１４が取り除かれた箇所の金属膜１２のみ
を除去する。この後、フオトレジスト膜１４を剥
離し洗浄すると、第４図チに示すように透明電極
１５（導電膜１１）上のリード部に金属膜１２の
金属リード１６が形成される。
ている。すなわち、金属膜１２の上から基板１０
の表面に再びフオトレジスト膜１４を形成し、そ
してこのフオトレジスト膜１４をリードパターン
に対応させて露光し、現像により第４図ヘに示す
ようにフオトレジスト膜１４の不要部分（リード
パターンに対応しない部分）を除去する。この
後、エツチング液にてエツチングし、フオトレジ
スト膜１４が取り除かれた箇所の金属膜１２のみ
を除去する。この後、フオトレジスト膜１４を剥
離し洗浄すると、第４図チに示すように透明電極
１５（導電膜１１）上のリード部に金属膜１２の
金属リード１６が形成される。
このように上記表示用電極の形成方法によれ
ば、電極パターンを形成したのち金属リードパタ
ーンを形成するようにしたから、リードパターン
形成用マスクの位置が、先に形成した電極パター
ンに対してずれたとしても、第５図に示すよう
に、本来のリード幅Ｌに比べて実際のリード幅Ｍ
はリードパターン形成用マスクのずれ幅Ｎ分小さ
くなるが、絶縁幅は変らず、短絡は起り難くな
る。このようにリード幅が小さくなる点に関して
は、本質的な問題にはならないし、また金属リー
ド１６に良導電性のもの、例えば、クロムにニツ
ケル（Ni）を積層させたもの或いは更に金を積
層させたものを使用するとか、或いは透明導電層
或いは金属層を肉厚にしておくとかの手段により
解決できる。
ば、電極パターンを形成したのち金属リードパタ
ーンを形成するようにしたから、リードパターン
形成用マスクの位置が、先に形成した電極パター
ンに対してずれたとしても、第５図に示すよう
に、本来のリード幅Ｌに比べて実際のリード幅Ｍ
はリードパターン形成用マスクのずれ幅Ｎ分小さ
くなるが、絶縁幅は変らず、短絡は起り難くな
る。このようにリード幅が小さくなる点に関して
は、本質的な問題にはならないし、また金属リー
ド１６に良導電性のもの、例えば、クロムにニツ
ケル（Ni）を積層させたもの或いは更に金を積
層させたものを使用するとか、或いは透明導電層
或いは金属層を肉厚にしておくとかの手段により
解決できる。
これに比べて、従来の製造では、第３図に示す
ように金属リード５下の透明導電膜は金属リード
５により保護されてエツチングされないので、マ
スクの位置ずれ幅Ｘだけ透明電極のリード４ａ及
びドツト電極４の幅が広くなり、本来の絶縁幅Ｙ
に比べて実際の絶縁幅Ｚは狭くなり、それだけ短
絡を生じ易い。
ように金属リード５下の透明導電膜は金属リード
５により保護されてエツチングされないので、マ
スクの位置ずれ幅Ｘだけ透明電極のリード４ａ及
びドツト電極４の幅が広くなり、本来の絶縁幅Ｙ
に比べて実際の絶縁幅Ｚは狭くなり、それだけ短
絡を生じ易い。
なお、前述した実施例においては、各エツチン
グをエツチング液で行なう形で説明したが、この
発明はエツチングをプラズマにより行なうことも
可能であり、その他種々の変形応用が可能であ
る。
グをエツチング液で行なう形で説明したが、この
発明はエツチングをプラズマにより行なうことも
可能であり、その他種々の変形応用が可能であ
る。
以上説明した様に、この発明に係る電極の製造
方法によれば、基板上に順次形成された透明な導
電膜と金属膜とを同一パターンに形成した後、そ
の上にレジストを塗布形成し、前記基板の裏面側
から前記レジストを露光するようにしたので、既
にパターンニングされた金属膜が光学マスクとし
て作用するから、格別な露光用のマスクを用いる
ことなく透明な導電膜の不要な残存部分をエツチ
ングによつて除去することができ、電極間の短絡
欠陥の発生率を低下することができる。
方法によれば、基板上に順次形成された透明な導
電膜と金属膜とを同一パターンに形成した後、そ
の上にレジストを塗布形成し、前記基板の裏面側
から前記レジストを露光するようにしたので、既
にパターンニングされた金属膜が光学マスクとし
て作用するから、格別な露光用のマスクを用いる
ことなく透明な導電膜の不要な残存部分をエツチ
ングによつて除去することができ、電極間の短絡
欠陥の発生率を低下することができる。
第１図は液晶セルを示し、第１図ａはその帯状
電極、第１図ｂはドツト電極の平面図、第２図
ａ，ｂは第１図ａ，ｂの要部断面図、第３図は従
来に係る表示用電極形成方法によつて製造された
リード部とドツト電極部間の大きさを示す図、第
４図イ〜チはこの発明に係る電極形成方法におけ
る製造過程図、第５図はこの発明に係る形成方法
で製造されたリード部とドツト電極部間の大きさ
を示す図、第６図イ〜ニは金属膜が除去された部
分に残存する透明な導電膜を除去するためのパタ
ーンニング工程を示す図である。 １０……基板、１１……導電膜、１２……金属
膜、１３，１４，１７……フオトレジスト膜、１
５……透明電極、１６……金属リード、Ｃ……短
絡部。
電極、第１図ｂはドツト電極の平面図、第２図
ａ，ｂは第１図ａ，ｂの要部断面図、第３図は従
来に係る表示用電極形成方法によつて製造された
リード部とドツト電極部間の大きさを示す図、第
４図イ〜チはこの発明に係る電極形成方法におけ
る製造過程図、第５図はこの発明に係る形成方法
で製造されたリード部とドツト電極部間の大きさ
を示す図、第６図イ〜ニは金属膜が除去された部
分に残存する透明な導電膜を除去するためのパタ
ーンニング工程を示す図である。 １０……基板、１１……導電膜、１２……金属
膜、１３，１４，１７……フオトレジスト膜、１
５……透明電極、１６……金属リード、Ｃ……短
絡部。
Claims (1)
- １ 基板の一方の表面に、透明な導電膜とこの導
電膜上に金属膜を順次形成する成膜工程と、これ
らの金属膜及び導電膜を所定の電極パターンにエ
ツチングする電極パターン形成工程と、前記基板
の一方の表面に前記金属膜上からポジタイプのレ
ジスト膜を塗布形成した後このレジスト膜に基板
の他方の面側から光を照射することにより前記電
極パターン形成工程でエツチングされた金属膜を
光学的マスクとして露光し、現像して前記電極パ
ターンに対応するレジストパターンを形成し、こ
のレジストパターンにより、前記金属膜が除去さ
れた部分に残存する前記透明な導電膜を除去する
工程とを有する電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13824882A JPS5927409A (ja) | 1982-08-09 | 1982-08-09 | 電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13824882A JPS5927409A (ja) | 1982-08-09 | 1982-08-09 | 電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927409A JPS5927409A (ja) | 1984-02-13 |
| JPH043044B2 true JPH043044B2 (ja) | 1992-01-21 |
Family
ID=15217522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13824882A Granted JPS5927409A (ja) | 1982-08-09 | 1982-08-09 | 電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927409A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215353A (ja) * | 1985-07-08 | 1987-01-23 | カネボウ株式会社 | 通気性防水布 |
| JP2559684B2 (ja) * | 1990-07-04 | 1996-12-04 | 鐘紡株式会社 | カシミア調織物及びその製造方法 |
| CN114868462A (zh) * | 2019-12-25 | 2022-08-05 | 富士胶片株式会社 | 导电性基板的制造方法、导电性基板、触摸传感器、天线、电磁波屏蔽材料 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145014A (ja) * | 1982-02-22 | 1983-08-29 | 株式会社日立製作所 | 電極板及びその製造方法 |
-
1982
- 1982-08-09 JP JP13824882A patent/JPS5927409A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5927409A (ja) | 1984-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157319B2 (en) | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode | |
| US4451554A (en) | Method of forming thin-film pattern | |
| US4556608A (en) | Photomask blank and photomask | |
| US4105468A (en) | Method for removing defects from chromium and chromium oxide photomasks | |
| JPH0255933B2 (ja) | ||
| JPH043044B2 (ja) | ||
| EP0049799B1 (en) | Photomask blank and photomask | |
| JPH0466345B2 (ja) | ||
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH022519A (ja) | 液晶表示素子の製造方法 | |
| JP2664128B2 (ja) | 金属メッキマスクパターン | |
| JPS6280655A (ja) | フオトマスクブランクおよびフオトマスク | |
| JPH0337248B2 (ja) | ||
| JP2804253B2 (ja) | 電子デバイス | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPH06273780A (ja) | 液晶装置の製造方法及びそれを用いた液晶装置 | |
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPH11194358A (ja) | 液晶パネルの配線パターン形成方法 | |
| JPS5927408A (ja) | 表示用電極の形成方法 | |
| JP2565601B2 (ja) | 薄膜パターン形成方法 | |
| JPH0370330B2 (ja) | ||
| JPS60253231A (ja) | 電極パタ−ンの形成方法 | |
| JPS62260155A (ja) | 薄膜パタ−ンの補修方法 | |
| JP2934731B2 (ja) | 非線形抵抗素子とその製造方法 | |
| JPH0261601A (ja) | カラーフィルターの製造方法 |