JPS61128514A - 非晶質膜半導体の製造法 - Google Patents
非晶質膜半導体の製造法Info
- Publication number
- JPS61128514A JPS61128514A JP59250025A JP25002584A JPS61128514A JP S61128514 A JPS61128514 A JP S61128514A JP 59250025 A JP59250025 A JP 59250025A JP 25002584 A JP25002584 A JP 25002584A JP S61128514 A JPS61128514 A JP S61128514A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- layer
- cathode electrode
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、非晶質膜半導体、ことに太陽電池などの光デ
バイス用の非晶質膜の製造法の改良に関するものである
。
バイス用の非晶質膜の製造法の改良に関するものである
。
・ 従来の技術
太陽電池、光センサ等の光半導体デバイスの形取材料と
して、従来から単結晶シリコンをはじめ数種の方式が検
討されてきたが、最近になって使用する材料及びエネル
ギーが少なく経済的であると云う理由から、非晶質シリ
コンを用いるものが注目されている。
して、従来から単結晶シリコンをはじめ数種の方式が検
討されてきたが、最近になって使用する材料及びエネル
ギーが少なく経済的であると云う理由から、非晶質シリ
コンを用いるものが注目されている。
その製法にはグロー放電圧、スパッタε、熱ＣＶＤ法な
どがあるが、現状では低真空チャンバ（反応室）にシラ
ンなどの原料ガスと導入した雰囲気中でグコー放ｔを行
ない、上記ガスをプラズマ加熱・分解して、ガラスなど
の基板表面に非晶質シリコン膜を堆積する、グロー放電
によるプラズマＣＶＤ法が、特性、生産性などの面です
ぐれており、実用化されているのは、はとんどこの方式
である。
どがあるが、現状では低真空チャンバ（反応室）にシラ
ンなどの原料ガスと導入した雰囲気中でグコー放ｔを行
ない、上記ガスをプラズマ加熱・分解して、ガラスなど
の基板表面に非晶質シリコン膜を堆積する、グロー放電
によるプラズマＣＶＤ法が、特性、生産性などの面です
ぐれており、実用化されているのは、はとんどこの方式
である。
第４図は、上記プラズマＣＶＤ法により、非晶質シリコ
ン膜を形成した太隣電池の要部断面を示す一例である。
ン膜を形成した太隣電池の要部断面を示す一例である。
図において、１は片面に酸化インジニウム錫などの透明
電極２を設けたガラス基板であり、透明電極２の上ｆに
２層３ａ、１層（真性層）３ｂ、ｎ＠３ｃの３唐から成
る非晶質シリコン膜３を順次堆積し、その上面にアルミ
ニウム。
電極２を設けたガラス基板であり、透明電極２の上ｆに
２層３ａ、１層（真性層）３ｂ、ｎ＠３ｃの３唐から成
る非晶質シリコン膜３を順次堆積し、その上面にアルミ
ニウム。
クロムなどの裏面電極４を蒸着法等で形成したものであ
る。必要に応じて裏面電４４の上ｆから、有機もしく＃
′ｉ無機絶縁材により被覆される（図示せず）、光に図
示矢印のよう、に、ガラス面から透−Ａ電ｌ１１２を通
通し、非晶質シリコン嗅３に入射して起電するようにな
っている。
る。必要に応じて裏面電４４の上ｆから、有機もしく＃
′ｉ無機絶縁材により被覆される（図示せず）、光に図
示矢印のよう、に、ガラス面から透−Ａ電ｌ１１２を通
通し、非晶質シリコン嗅３に入射して起電するようにな
っている。
非晶質７リコン膜３は、光電変換特性を良好にする最適
条件で形成されるが、堆積庫みについては通常屋内外で
使用される民生用太陽電極等ではｐ−１−ｎ各層の厚み
は第１９の構成例の場合、２層１’！１５０−２００人
、１層は３０００−１０．＜）００人、０層は２００〜
５００人程度にされている。
条件で形成されるが、堆積庫みについては通常屋内外で
使用される民生用太陽電極等ではｐ−１−ｎ各層の厚み
は第１９の構成例の場合、２層１’！１５０−２００人
、１層は３０００−１０．＜）００人、０層は２００〜
５００人程度にされている。
実験室的には、単一チャンバのプラズマＣＶＤ装置ｆｔ
−用い、原料ガスを順次入替えて各層を堆積することが
できる。しかし、前の工程の雰囲気の影響を受けやすい
こと、バッチ式であるため生産性が低いなどの理由から
、ｔＭ用グラズマＣＶＤ装置としては、ｐ −１−ｒｓ
各層ごとに独立したチャンバを、基板を前進させる搬送
手段によって、基板を移動させながら、ｐ −ｉ −ｎ
各層を順次堆積させる２−３の方式が開発された。
−用い、原料ガスを順次入替えて各層を堆積することが
できる。しかし、前の工程の雰囲気の影響を受けやすい
こと、バッチ式であるため生産性が低いなどの理由から
、ｔＭ用グラズマＣＶＤ装置としては、ｐ −１−ｒｓ
各層ごとに独立したチャンバを、基板を前進させる搬送
手段によって、基板を移動させながら、ｐ −ｉ −ｎ
各層を順次堆積させる２−３の方式が開発された。
第６図は、その第１の例の概要を示すブロック図である
（電子通信学会技術研究報恰〔電子部品−材料）Ｐ２３
．ＣＰＭ８１−１８３）。図示のものは１１−１〜１１
−６の５Ｎのチャンバからなり、各チャンバｌ１４ｆｌ
ゲートバルブ１２によってＷｅ貌されている。各ゲート
バルブは、基板電極１５（侵透）がチャンバ間を移動す
るとき以外は閉じて各チャンバを独立室にしている。各
チャンバには１８−１〜１８−６で示す排気管があり、
各々真空ポンプに接続され、独立排気ができる。各チャ
ンバに図示されている基板電極１５は、透明電極２を設
けた面を下面側にした基板１（ｊｌｃＡ図）を所定枚数
収納した金属製のホルダＣ枠板ンで、グロー放電を行な
う一方の電極となる。各チャンバ及びチャンバ円には、
基板ＩＥ極１６ｔ−チャン／ｆ１１−１ｆ）ｈら１１−
５を出るまで、順次移動・前進させるクーラーあるいは
チェ７などの搬送手段が設けられている。
（電子通信学会技術研究報恰〔電子部品−材料）Ｐ２３
．ＣＰＭ８１−１８３）。図示のものは１１−１〜１１
−６の５Ｎのチャンバからなり、各チャンバｌ１４ｆｌ
ゲートバルブ１２によってＷｅ貌されている。各ゲート
バルブは、基板電極１５（侵透）がチャンバ間を移動す
るとき以外は閉じて各チャンバを独立室にしている。各
チャンバには１８−１〜１８−６で示す排気管があり、
各々真空ポンプに接続され、独立排気ができる。各チャ
ンバに図示されている基板電極１５は、透明電極２を設
けた面を下面側にした基板１（ｊｌｃＡ図）を所定枚数
収納した金属製のホルダＣ枠板ンで、グロー放電を行な
う一方の電極となる。各チャンバ及びチャンバ円には、
基板ＩＥ極１６ｔ−チャン／ｆ１１−１ｆ）ｈら１１−
５を出るまで、順次移動・前進させるクーラーあるいは
チェ７などの搬送手段が設けられている。
上記の基板を収納した複数の基板電極１６は、予１１１
１’ｌ＋ンバ１１−１で２００−３００’ｃに加熱され
、次いで、ジボラン７７ランがＯ，Ｏａ〜０．３％ノｌ
−’−に：／グガスを導入したｐＮ堆積チャンバ１１−
２に送られ、次いでシラ／単独又は水素。
１’ｌ＋ンバ１１−１で２００−３００’ｃに加熱され
、次いで、ジボラン７７ランがＯ，Ｏａ〜０．３％ノｌ
−’−に：／グガスを導入したｐＮ堆積チャンバ１１−
２に送られ、次いでシラ／単独又は水素。
アルゴンなどの希釈ガス等を加えたガスを導入したノン
ドープ層堆積チャンバ１１−３に送られ、ホスフィン／
シランが０．１−１ ％のドーピングガスを導入したｎ
１１堆積チャ／バ１１−４に送らへそれぞれ、カソード
電極１６−２．１６−３．１６−４を相手愼とし、導＠
１７−２，１アー３．１７−４により高周波電源（−示
せず）Ｋ接ｄ、所定時間グクー放１をすることＫより、
それぞれ所定厚さのｐ−１−！！からなる非晶質シリコ
ン膜３（ＩＥＡ■）を堆積、形成する◎次いで取り出し
チャンバ１１−６に送られ、装置外に取り出される０こ
の間、各チャンバ関の各ゲートバルブ１２１ｃ開閉しな
がら、真空−各４科ガス導入・グロ放電を行ない各タイ
プの非晶質７リコン模３を堆積する。各チャンバの１４
は、各基板を２００〜３００°Ｃに加熱する熱板であり
、１９−２．１９−３゜１９−４は各原料ガスを導入す
る導入管を示す。
ドープ層堆積チャンバ１１−３に送られ、ホスフィン／
シランが０．１−１ ％のドーピングガスを導入したｎ
１１堆積チャ／バ１１−４に送らへそれぞれ、カソード
電極１６−２．１６−３．１６−４を相手愼とし、導＠
１７−２，１アー３．１７−４により高周波電源（−示
せず）Ｋ接ｄ、所定時間グクー放１をすることＫより、
それぞれ所定厚さのｐ−１−！！からなる非晶質シリコ
ン膜３（ＩＥＡ■）を堆積、形成する◎次いで取り出し
チャンバ１１−６に送られ、装置外に取り出される０こ
の間、各チャンバ関の各ゲートバルブ１２１ｃ開閉しな
がら、真空−各４科ガス導入・グロ放電を行ない各タイ
プの非晶質７リコン模３を堆積する。各チャンバの１４
は、各基板を２００〜３００°Ｃに加熱する熱板であり
、１９−２．１９−３゜１９−４は各原料ガスを導入す
る導入管を示す。
先に述べたように、最適条件におけるｐ−１−ｒｓ層の
膜厚は異なり、ｐ −０１間の差は４〜６＠以内である
が、Ｐ ＊ ”層と五層とでは１ｏ−数十倍″の差かあ
、るため、第５図からもわかるようにｌ噛を堆積するチ
ャンバ１ｌ−３ｄ長くなっており。
膜厚は異なり、ｐ −０１間の差は４〜６＠以内である
が、Ｐ ＊ ”層と五層とでは１ｏ−数十倍″の差かあ
、るため、第５図からもわかるようにｌ噛を堆積するチ
ャンバ１ｌ−３ｄ長くなっており。
Ｐ ＋ ”盲を堆積するチャ／゛パ１１−２ 、１１−
４のカソード電極の数倍の細長いカソード電極１６−３
を用い、数枚の基板電極と対極させると共に、堆積速度
も大きくして、堆積時間のバランスをとる必要がある。
４のカソード電極の数倍の細長いカソード電極１６−３
を用い、数枚の基板電極と対極させると共に、堆積速度
も大きくして、堆積時間のバランスをとる必要がある。
云いかえれば、第５図の装置においては、ｉ層を堆積す
るチャンバ１１−３の堆積速度を如何に太きくし、堆積
時間を短縮するか力ζ装置の生産性を嵩高め、生産コス
ト低減に犬きく影響すると云える。そのため、原料ガス
の流量。
るチャンバ１１−３の堆積速度を如何に太きくし、堆積
時間を短縮するか力ζ装置の生産性を嵩高め、生産コス
ト低減に犬きく影響すると云える。そのため、原料ガス
の流量。
シランと水素、アルゴンなどの希釈ガスの混合比などを
調整し、グロー放電のパワーを大きくするなどにより堆
積速度を大きくする検討が為されているが、堆積速度を
犬にすると、光電特性から見た非晶質膜の膜質は低下す
る傾向にある。その大きな要因の一つとして、堆積膜厚
の偏り（場所によるムラ）がある（ ＵＬＶＡＣＴＥＣ
ＨＮＩＣＡＬＴＱＵＲＮＡＬ 、％１９．Ｐ２５ ）０
瀉了図は上述した第５図の装置のチャ／パ１１−３に、
横＜ ５５ ｃ７ｎ＋長さ６５ｃｒｎの基板電極１５の
全面に図示していないがガラス基板を装着収納したもの
を長さ方向に３枚送シ込み、ｆｊｉ ｍ ５５ ｏｎ
、長さ２００ ｃｒｎのカソード電極１６−３とを対向
させ、電 基板ｌ極の蓄送装置（図示せず）を停止させた状態でグ
ロー放電させ、１層膜を堆積させた場合の長さ方向の膜
厚分布を示したものである０この場合の堆積膜厚目標は
何れも４６００人であり、堆積速度を図示したものであ
る。Ａ＝２．５人／秒、Ｂ＝５人／秒、Ｃ＝９ ＡＡ！
ｐ として、各々の堆積条件を最適化して、堆積試験を
行ない、各部分の１層膜厚を測定した０その結果、カソ
ード電極の梼幅方向については、長さ方向の各点におい
てそれぞれの位置の模厚さの相対厚さムラはＡ、Ｂ、Ｃ
何れも±６％以下であった。しかし、カソード電極の長
さ方向で見ると、槙７図のように、堆積速度を大にする
ほど厚さムラは増大し、目標４５００人に対し、Ａ＝±
７．５％（±３３８人）、Ｂ＝±２０％（１：９００Ａ
）。
調整し、グロー放電のパワーを大きくするなどにより堆
積速度を大きくする検討が為されているが、堆積速度を
犬にすると、光電特性から見た非晶質膜の膜質は低下す
る傾向にある。その大きな要因の一つとして、堆積膜厚
の偏り（場所によるムラ）がある（ ＵＬＶＡＣＴＥＣ
ＨＮＩＣＡＬＴＱＵＲＮＡＬ 、％１９．Ｐ２５ ）０
瀉了図は上述した第５図の装置のチャ／パ１１−３に、
横＜ ５５ ｃ７ｎ＋長さ６５ｃｒｎの基板電極１５の
全面に図示していないがガラス基板を装着収納したもの
を長さ方向に３枚送シ込み、ｆｊｉ ｍ ５５ ｏｎ
、長さ２００ ｃｒｎのカソード電極１６−３とを対向
させ、電 基板ｌ極の蓄送装置（図示せず）を停止させた状態でグ
ロー放電させ、１層膜を堆積させた場合の長さ方向の膜
厚分布を示したものである０この場合の堆積膜厚目標は
何れも４６００人であり、堆積速度を図示したものであ
る。Ａ＝２．５人／秒、Ｂ＝５人／秒、Ｃ＝９ ＡＡ！
ｐ として、各々の堆積条件を最適化して、堆積試験を
行ない、各部分の１層膜厚を測定した０その結果、カソ
ード電極の梼幅方向については、長さ方向の各点におい
てそれぞれの位置の模厚さの相対厚さムラはＡ、Ｂ、Ｃ
何れも±６％以下であった。しかし、カソード電極の長
さ方向で見ると、槙７図のように、堆積速度を大にする
ほど厚さムラは増大し、目標４５００人に対し、Ａ＝±
７．５％（±３３８人）、Ｂ＝±２０％（１：９００Ａ
）。
Ｃ＝ｆ３０％（ｆ１３５０人）となっている。
堆積さまた摸の状態を見ると、厚さの大なる部分には、
フレーク、粉層発生等によるビンホールなどの欠陥が散
見され光電特性が低下し、基板面と非晶質膜の密着不良
が発生している。簗５図のチャンバ１１−３では、実際
には基板電極１５は。
フレーク、粉層発生等によるビンホールなどの欠陥が散
見され光電特性が低下し、基板面と非晶質膜の密着不良
が発生している。簗５図のチャンバ１１−３では、実際
には基板電極１５は。
連続的に前進させられる（図示左方向）ので、長さ方向
の堆積膜厚も見かけ上は平均化されていくが、それでも
、第７図のＢ、Ｃの条件では、グラフかられかるように
、カソードｔｆｆ１１８−１３の両４部分の堆積速度が
異常に犬きぐ、この部分を基板電極が通過する際に堆積
された非晶質＠ｇ分にはピンホール発生地による光電特
性の低下及び基板面との密着性の弱いものが多くなる傾
向であり、量産上は問題となる。
の堆積膜厚も見かけ上は平均化されていくが、それでも
、第７図のＢ、Ｃの条件では、グラフかられかるように
、カソードｔｆｆ１１８−１３の両４部分の堆積速度が
異常に犬きぐ、この部分を基板電極が通過する際に堆積
された非晶質＠ｇ分にはピンホール発生地による光電特
性の低下及び基板面との密着性の弱いものが多くなる傾
向であり、量産上は問題となる。
填６図に示した装置は、別の例の概要を示すブロック図
である。図においてｉ層を堆積するチャンバは２１−５
．２１−８の２室一対であり、ｐ層を堆積して送りこま
れた各基板電極２５は、各々カソード１ｉ２６−５．２
５−６と静止状態で対向配置され、グロー放電して、１
層膜を堆積する０この方式では、各基板電極単位でグロ
ー放１され、結果として、第５図のチャンバ１１−３で
堆積された１層膜より膜厚分布が良好で、長さ、横幅方
間ともに±１０％以内程度におさまってぃた。しかし、
この方式では、装置全体が間欠運転となり、ｐ層、ｎ層
を堆積するチャンバも、２１−３゜２１−４及び２１−
７．２１−８の各２室を必要とし、合々、１富で放電し
て膜を堆積し、残り１室で時間侍ちをさせることになる
。従って１層堆積のチャツバ数を増加すれば、ｐ＋ｎｌ
用のチャツバ数も増加していく必要があり、装置全体が
長大化すること、ｆ−＋を費が高くつくこと、ｆｅｒｌ
ｔの稼動率が低くなるなどｔ重上の課題があった０発明
が解決しようとする問題点 以上のように、非晶ＩＲ膜を、グロー放電によるプラズ
マＣＶＤ法を用いて連続的に基析上に堆積形成する方法
においては、均一な模厚で堆積速度を上げるのは困難で
あった。従って、本発明は、グロー放電させる電極構造
を改良することによ風向−な模厚さで堆積速度を向上さ
せることを目的とする。
である。図においてｉ層を堆積するチャンバは２１−５
．２１−８の２室一対であり、ｐ層を堆積して送りこま
れた各基板電極２５は、各々カソード１ｉ２６−５．２
５−６と静止状態で対向配置され、グロー放電して、１
層膜を堆積する０この方式では、各基板電極単位でグロ
ー放１され、結果として、第５図のチャンバ１１−３で
堆積された１層膜より膜厚分布が良好で、長さ、横幅方
間ともに±１０％以内程度におさまってぃた。しかし、
この方式では、装置全体が間欠運転となり、ｐ層、ｎ層
を堆積するチャンバも、２１−３゜２１−４及び２１−
７．２１−８の各２室を必要とし、合々、１富で放電し
て膜を堆積し、残り１室で時間侍ちをさせることになる
。従って１層堆積のチャツバ数を増加すれば、ｐ＋ｎｌ
用のチャツバ数も増加していく必要があり、装置全体が
長大化すること、ｆ−＋を費が高くつくこと、ｆｅｒｌ
ｔの稼動率が低くなるなどｔ重上の課題があった０発明
が解決しようとする問題点 以上のように、非晶ＩＲ膜を、グロー放電によるプラズ
マＣＶＤ法を用いて連続的に基析上に堆積形成する方法
においては、均一な模厚で堆積速度を上げるのは困難で
あった。従って、本発明は、グロー放電させる電極構造
を改良することによ風向−な模厚さで堆積速度を向上さ
せることを目的とする。
問題点を解決するための手段
本発明は、基板電極の進行方向に長くした長方形状のカ
ソード電極を七の長手方向で複数個に分割し、分割カソ
ード電極間に隔離板を配設して分割した電極毎にプラズ
マを分離し、基板電極を連続移動させながら分割した各
カソード電極面を順次通過させて、基板電極の主表面に
非晶質膜を杉収することを特徴とする。
ソード電極を七の長手方向で複数個に分割し、分割カソ
ード電極間に隔離板を配設して分割した電極毎にプラズ
マを分離し、基板電極を連続移動させながら分割した各
カソード電極面を順次通過させて、基板電極の主表面に
非晶質膜を杉収することを特徴とする。
作 用
上記のように、長方形状のカソード電極を複数に分割し
、グミー故電時に生じるプラズマを隔離板を併用して各
電極毎に独立状態とするので、第６図で説明した従来の
量産に用いるプラズマＣＶＤ萎置の問題点となった、長
方形状のカソードを億に複数の基板電極を対向させた場
合、堆積した非晶質膜の膏厚分布が不均一となる現象、
すなわ社電極の位置による堆積速度のムラを大幅に矛１
ｉｆ、ＩＺ減少させることができ、従って一定した堆積
速度で６板上に均一に非晶質＠を堆積することができる
０ 実施例 に１図は本発明の製造法による具体例を示す非晶質嗅ｊ
ｉ！績装置のｉ層（ノンドープＩ＠）ｔ−堆積するチャ
ンバの成極構成を示すブロック図である。
、グミー故電時に生じるプラズマを隔離板を併用して各
電極毎に独立状態とするので、第６図で説明した従来の
量産に用いるプラズマＣＶＤ萎置の問題点となった、長
方形状のカソードを億に複数の基板電極を対向させた場
合、堆積した非晶質膜の膏厚分布が不均一となる現象、
すなわ社電極の位置による堆積速度のムラを大幅に矛１
ｉｆ、ＩＺ減少させることができ、従って一定した堆積
速度で６板上に均一に非晶質＠を堆積することができる
０ 実施例 に１図は本発明の製造法による具体例を示す非晶質嗅ｊ
ｉ！績装置のｉ層（ノンドープＩ＠）ｔ−堆積するチャ
ンバの成極構成を示すブロック図である。
この装置ではチャンバ３１−２でｐ層を、３１−４でｎ
層を堆積するが、先に述べたように、太陽電池等の光半
導体ではｐ層、ｎ層の膜厚は、ｌＮの数十分の−である
ため、１ｌｉｉの堆積時間と比べると例えば数十秒〜２
分程度の僅かの時間で堆積できる０従って、ｐ及びｎ層
膜を堆積するチャノ・（では通常短いカソード電極を用
いて堆積しており。
層を堆積するが、先に述べたように、太陽電池等の光半
導体ではｐ層、ｎ層の膜厚は、ｌＮの数十分の−である
ため、１ｌｉｉの堆積時間と比べると例えば数十秒〜２
分程度の僅かの時間で堆積できる０従って、ｐ及びｎ層
膜を堆積するチャノ・（では通常短いカソード電極を用
いて堆積しており。
堆積した膜厚及び膜質についても問題の無い範囲に制御
できるので、改良の対象としなくてよい。
できるので、改良の対象としなくてよい。
ｐ層を堆積するチャンバ３１−２で基板上に１２０人の
厚さでＰ＃を堆積し、次いで基板を収納した基板電極３
５は、ゲートパルプ３２を開閉して順次、チャンバ３１
−３内に送りこまれ、同チャンバ内に設けた基板電極搬
送装置（後記）により、所定の堆積速度に応じて、連続
的に移動前進させられる０この複数の基板電極に対応し
て下部にカソード電極を設けるが、本発明では種々実験
検討の結果、均一なプラズマと発生させ、一定の堆積速
度で均一に堆積するためには、カソード電極を分割し、
プラズマを複数に分離独立させ、個々に安定させること
が効果的であるとの知見に基づき、図示のように、カソ
ード電極を長さ方向で、３６ａ 、３６ｂ、３６ａの如
く分割し、各カソード電極間には、移動する基板電極３
６に触れず、７ラン等のガスの流れを妨げない範囲で、
カソード電極毎の空間を仕切るように、隔離板３８を設
けると共に、各カソード電極毎に高周＃：を源４０＆、
４０ｂ、４００を用意し、マツチング装置ｔ３９ａ、３
９ｂ、３９ａを介して、グロー放電の状態を個々に調整
可能としである０なお、もう一方の基板電極は、すべて
共通にアースされているＯ 第２囚ａ及び第２図すに、チャンバ３１−３内に設けた
分割カソード電極の中央部のもの３６ｂの側面拡大■及
び進行方向に直角に縦断した拡大図を示している。カソ
ード電極３６ｂはカソード電極板３６ｂ−１，２ｊ４線
３７ｂ、カソード電極板３ｅｂ−１の周縁の放電状態を
安定化させるための金１’ｉｉ製のシールド板ｓ ｅ
ｂ −２＋電極板を固定する絶縁支柱３６ｂ−３で構成
され、シールド板５ｅｂ−２の固定金具３ｅｂ−４によ
つて、チャンバの床４５に固定されている０ 基板電極３６は、所定枚数の基板３５−１を収納できる
よう■示されていないが格子状に窓あけｔしたステンレ
ス鋼製のホルダに、透明電極をノくターニングして設け
たガラスなどの基板を、必要に応じてパター／マスクも
重ねて、収納して構成される。この基板電極３５は、駆
動ローラー３４ｂ。
厚さでＰ＃を堆積し、次いで基板を収納した基板電極３
５は、ゲートパルプ３２を開閉して順次、チャンバ３１
−３内に送りこまれ、同チャンバ内に設けた基板電極搬
送装置（後記）により、所定の堆積速度に応じて、連続
的に移動前進させられる０この複数の基板電極に対応し
て下部にカソード電極を設けるが、本発明では種々実験
検討の結果、均一なプラズマと発生させ、一定の堆積速
度で均一に堆積するためには、カソード電極を分割し、
プラズマを複数に分離独立させ、個々に安定させること
が効果的であるとの知見に基づき、図示のように、カソ
ード電極を長さ方向で、３６ａ 、３６ｂ、３６ａの如
く分割し、各カソード電極間には、移動する基板電極３
６に触れず、７ラン等のガスの流れを妨げない範囲で、
カソード電極毎の空間を仕切るように、隔離板３８を設
けると共に、各カソード電極毎に高周＃：を源４０＆、
４０ｂ、４００を用意し、マツチング装置ｔ３９ａ、３
９ｂ、３９ａを介して、グロー放電の状態を個々に調整
可能としである０なお、もう一方の基板電極は、すべて
共通にアースされているＯ 第２囚ａ及び第２図すに、チャンバ３１−３内に設けた
分割カソード電極の中央部のもの３６ｂの側面拡大■及
び進行方向に直角に縦断した拡大図を示している。カソ
ード電極３６ｂはカソード電極板３６ｂ−１，２ｊ４線
３７ｂ、カソード電極板３ｅｂ−１の周縁の放電状態を
安定化させるための金１’ｉｉ製のシールド板ｓ ｅ
ｂ −２＋電極板を固定する絶縁支柱３６ｂ−３で構成
され、シールド板５ｅｂ−２の固定金具３ｅｂ−４によ
つて、チャンバの床４５に固定されている０ 基板電極３６は、所定枚数の基板３５−１を収納できる
よう■示されていないが格子状に窓あけｔしたステンレ
ス鋼製のホルダに、透明電極をノくターニングして設け
たガラスなどの基板を、必要に応じてパター／マスクも
重ねて、収納して構成される。この基板電極３５は、駆
動ローラー３４ｂ。
押えローラー３４ａ及び駆動機構から成る基板電極の搬
送装［３４によって、所定の定速度で前進させられると
共に、対向するカソード電極３６＆〜３６ｂ〜３６ｃと
所定の間ｒ４を保持して、グロー放電の電極として動作
する０なお、電極基板のホルダ３５の上ｆには、面ヒー
タ−３３を設け、基板３５−１を２００〜３００ ”Ｃ
の一定温度に加熱して、非晶質シリコン嗅の膜質と基板
への密着性ｔ−確保している０ 分割した各カソード電極３６ａ 、３６ｂ 、３６ｃは
間４′ｆ：あけて設置てれ、谷１電極及び両端に、図示
のように隔離板３８を配設し、固定治具３８ａを用いて
取りつけられる。この隔離板３８は耐熱安定性で、原料
ガスと反応性の無い、ガス発生を生じないセラミック板
、耐熱樹脂等を用いる。隔離板３８は先に述べたように
、対向する基板電極の進行及び、原料ガスの流れを妨げ
ない範囲で図示のように各電極間を十分仕切りできる大
きさにする。
送装［３４によって、所定の定速度で前進させられると
共に、対向するカソード電極３６＆〜３６ｂ〜３６ｃと
所定の間ｒ４を保持して、グロー放電の電極として動作
する０なお、電極基板のホルダ３５の上ｆには、面ヒー
タ−３３を設け、基板３５−１を２００〜３００ ”Ｃ
の一定温度に加熱して、非晶質シリコン嗅の膜質と基板
への密着性ｔ−確保している０ 分割した各カソード電極３６ａ 、３６ｂ 、３６ｃは
間４′ｆ：あけて設置てれ、谷１電極及び両端に、図示
のように隔離板３８を配設し、固定治具３８ａを用いて
取りつけられる。この隔離板３８は耐熱安定性で、原料
ガスと反応性の無い、ガス発生を生じないセラミック板
、耐熱樹脂等を用いる。隔離板３８は先に述べたように
、対向する基板電極の進行及び、原料ガスの流れを妨げ
ない範囲で図示のように各電極間を十分仕切りできる大
きさにする。
以上のように構成された１層を堆積するチャンバ３１−
３は、排気管４１に接続された真空ポンプにより排気し
ながら、ガス導入管４３よシ水素で２０〜５０％に希釈
した７ランをマスフロメータで所定流量に調整して導入
する。このチャンバ内にｐ層を堆積した基板電極３５が
、チャンバ３１−２より順次送りこみ、カンード″Ｉｔ
梶３６ａ。
３は、排気管４１に接続された真空ポンプにより排気し
ながら、ガス導入管４３よシ水素で２０〜５０％に希釈
した７ランをマスフロメータで所定流量に調整して導入
する。このチャンバ内にｐ層を堆積した基板電極３５が
、チャンバ３１−２より順次送りこみ、カンード″Ｉｔ
梶３６ａ。
３６ｂ、３６Ｃと第１図のように対向させながら、高周
波電源４０ａ 、４０ｂ 、４０ａより高周波電流を加
えてグロー放電をさせる。
波電源４０ａ 、４０ｂ 、４０ａより高周波電流を加
えてグロー放電をさせる。
このとき、各マツチング装！１ｉ３９ａ、３９ｂ、３９
ｃによって、各カソード電極３６ａ、３６ｂ、３６ｃの
上のプラズマ４４ａ 、４４ｂ 、４４ｃが同一状態に
なるよう微調整を行なう。
ｃによって、各カソード電極３６ａ、３６ｂ、３６ｃの
上のプラズマ４４ａ 、４４ｂ 、４４ｃが同一状態に
なるよう微調整を行なう。
先に述べたように、原料ガスであるンランの流量、＠度
（希釈ガスとの比率）及びグロー放電の高周波パワーな
どの条件を変えて、第６図に示した従来方法で検討した
堆積条件と同条件にして、非晶質７１３７１層の堆積実
験を行なった。
（希釈ガスとの比率）及びグロー放電の高周波パワーな
どの条件を変えて、第６図に示した従来方法で検討した
堆積条件と同条件にして、非晶質７１３７１層の堆積実
験を行なった。
０堆積膜厚目標 ４５００人
０堆積速度 Ｂ’＝：＋５Ａル
Ｃ′千９人／秒
０基板電極３６はチャンバ３１−３円に並んだ状態で停
止させる（＠送停止）。
止させる（＠送停止）。
従来例（第７図）と同様に、カソード電極３６ａ。
３６ｂ 、３６ｃに対応する各部分の１層膜の膜厚を測
定し、その結果を第３図に示す。図かられかるように、
堆積速度６人／秒のＢ′の場合の膜厚パラツｒ−幅は６
．７％（３００人）、９人／秒ノＣ’ Ｏ場合ハ１１チ
（５００人）であった。先に述べた従来例第７図のＢ、
Ｃと比べて、膜厚バラツキは大喝に改善されて均一化さ
れている。ｔたフレーク、粉塵の発生が微少となり、ピ
ンホールなど獲質を低下させる欠陥発生率は従来例のＡ
より少なく、光電特性での不良率をＢ：Ｂ’で名取下、
Ｃ：σで 輪以下にすることができた。また基板酊と堆
積した膜との密着強度も向上し、密着不良の発生率は従
来例のＡより小となっている。
定し、その結果を第３図に示す。図かられかるように、
堆積速度６人／秒のＢ′の場合の膜厚パラツｒ−幅は６
．７％（３００人）、９人／秒ノＣ’ Ｏ場合ハ１１チ
（５００人）であった。先に述べた従来例第７図のＢ、
Ｃと比べて、膜厚バラツキは大喝に改善されて均一化さ
れている。ｔたフレーク、粉塵の発生が微少となり、ピ
ンホールなど獲質を低下させる欠陥発生率は従来例のＡ
より少なく、光電特性での不良率をＢ：Ｂ’で名取下、
Ｃ：σで 輪以下にすることができた。また基板酊と堆
積した膜との密着強度も向上し、密着不良の発生率は従
来例のＡより小となっている。
なお、上記実施例では、分割した１個のカソード電極は
横幅５５ ｃｍ ＋長さ８５．ｙで、その寸法比は１：
１．１８であるが、別に検討した結果によると、本発明
に適応できるカソード電極３６ｂの横幅と長さの寸法比
率は横幅を１として長さをＯ，ａ〜１．３にするのがよ
い。この比率よυはずれると、堆積した膜厚分布のバラ
ツキ幅は１６係以上とな９、実用上問題となる。
横幅５５ ｃｍ ＋長さ８５．ｙで、その寸法比は１：
１．１８であるが、別に検討した結果によると、本発明
に適応できるカソード電極３６ｂの横幅と長さの寸法比
率は横幅を１として長さをＯ，ａ〜１．３にするのがよ
い。この比率よυはずれると、堆積した膜厚分布のバラ
ツキ幅は１６係以上とな９、実用上問題となる。
第３図に示したように、チャンバ３１−３において、基
板電極３５ｆ！ｃ移動停止状態で非晶質膜ｉ層を堆積し
て膜厚分扁、膜質及び膜の密Ｎ強夏が改良されているこ
とを確認した後、Ｂｙ、 ｃ／の条件で基板電極の搬送
装置３４を駆動し、太陽電池を試作して特性、外観を縛
べた結果、第７図に示したへ条件の堆積速度で作った従
来例の太陽電池と比べて同等以上の特性及び同等以下の
不良率となることを確認した。
板電極３５ｆ！ｃ移動停止状態で非晶質膜ｉ層を堆積し
て膜厚分扁、膜質及び膜の密Ｎ強夏が改良されているこ
とを確認した後、Ｂｙ、 ｃ／の条件で基板電極の搬送
装置３４を駆動し、太陽電池を試作して特性、外観を縛
べた結果、第７図に示したへ条件の堆積速度で作った従
来例の太陽電池と比べて同等以上の特性及び同等以下の
不良率となることを確認した。
なお、従来例第６図のチャンバ１１−３のカソード電極
１６−３に高周波電源を接続する導線１７−３は先端を
２本に分岐してカソード電極と接続しているが、この分
岐した各４線に本発明で示したマツチング装［３９を挿
入した場合、電極の長さ方向の（′ｇ７図においてカソ
ード電極の長さ０〜２００ ｃｍ ）両端の１層膜厚（
層膜速度）のパラ／スは若干補正できるが基本的に平均
化することはできない。また、本発明の構［４１図にお
いて、チャンバ３１−３のカソード電極３６ａ。
１６−３に高周波電源を接続する導線１７−３は先端を
２本に分岐してカソード電極と接続しているが、この分
岐した各４線に本発明で示したマツチング装［３９を挿
入した場合、電極の長さ方向の（′ｇ７図においてカソ
ード電極の長さ０〜２００ ｃｍ ）両端の１層膜厚（
層膜速度）のパラ／スは若干補正できるが基本的に平均
化することはできない。また、本発明の構［４１図にお
いて、チャンバ３１−３のカソード電極３６ａ。
３６ｂ 、３６Ｃ各分割電極間に隔離板３８を設けない
場合は、グロー放電をさせたときに、各分剖電極が相互
干渉し、プラズマ状態は不安定となり、本発明の目的を
達成することができない。
場合は、グロー放電をさせたときに、各分剖電極が相互
干渉し、プラズマ状態は不安定となり、本発明の目的を
達成することができない。
上記実施例においては、基板（Ｃ覆数の比較的小型のガ
ラス板などをステンレス鋼製等の金属ホルダに収納した
基板電極を用いたが、大型の金属基板の場合は、単独で
基板電極としてもよい。またゲートパルプ３２（第１図
）を差圧排気パルプに置き換えれば、上述の基板より長
尺の各種基板を用いることも可能である。また実施例で
は基板電極とカソード電極を水平に対向させているが、
縦形に対向させる場合でも同様に実施可能である。
ラス板などをステンレス鋼製等の金属ホルダに収納した
基板電極を用いたが、大型の金属基板の場合は、単独で
基板電極としてもよい。またゲートパルプ３２（第１図
）を差圧排気パルプに置き換えれば、上述の基板より長
尺の各種基板を用いることも可能である。また実施例で
は基板電極とカソード電極を水平に対向させているが、
縦形に対向させる場合でも同様に実施可能である。
発明の効果
以上述べたように、本発明は、搬送手段により連続的に
移動・前進する基板電極に対向配置される長方形状のカ
ソード電極を、長手方向で複数個に分割し、隔離板を配
設して、分割した電極単位でグロー放電時に発生するプ
ラズマを分離独立させるので、対向するカソード電極の
設置条件による影響を大幅に減少し、大きい堆積速度で
も膜厚が均一で欠陥の非常に少ない非晶質膜を基板の主
表面に形成でき、また基板ｆとのＶＢ層強度も安定向上
させることができる。また基板電極ちるいは基板を連続
的に送れるので、従来例及び実施例で説明したような、
比較的膜厚が厚い非晶質膜を必要とする半導体を作る場
合に、従来装置より、装置全体が長大化することなく、
堆積速度を大きくすることでカバーできるなど非晶質膜
半導体生産上に有用なものである。
移動・前進する基板電極に対向配置される長方形状のカ
ソード電極を、長手方向で複数個に分割し、隔離板を配
設して、分割した電極単位でグロー放電時に発生するプ
ラズマを分離独立させるので、対向するカソード電極の
設置条件による影響を大幅に減少し、大きい堆積速度で
も膜厚が均一で欠陥の非常に少ない非晶質膜を基板の主
表面に形成でき、また基板ｆとのＶＢ層強度も安定向上
させることができる。また基板電極ちるいは基板を連続
的に送れるので、従来例及び実施例で説明したような、
比較的膜厚が厚い非晶質膜を必要とする半導体を作る場
合に、従来装置より、装置全体が長大化することなく、
堆積速度を大きくすることでカバーできるなど非晶質膜
半導体生産上に有用なものである。
なお、本発明の実施例では、ｐ −ｉ −ｎ ３層の非
晶質膜のｉ層を厚くする例を述べたが、Ｐ ｒ ”を厚
くする。又は２層の何れかを厚くする場合でも同様に適
応することができる。
晶質膜のｉ層を厚くする例を述べたが、Ｐ ｒ ”を厚
くする。又は２層の何れかを厚くする場合でも同様に適
応することができる。
第１図は本発明の具体例を示す非晶質膜堆積装置のｉ層
を堆積するチャンバ内の、電惚構成全体を示す要部縦断
面を示すブロック図、第２図ａは同電極４ｓ底の分割し
た中央部の電極の側面拡大図、第２図すは基板電極の進
行方向に１角に縦断した拡大図、第３図は同装置で堆積
した非晶質膜の膜厚分布を示す図、ｇ４図は本発明の対
尿の非晶質シリコン太陽電池の１！１？ｒｘｒ構造を示
す図、第５図は第１の従来例の非晶質膜堆積装置の−Ａ
ｃｊ５を示すブロック図、第６図は同じく別の従来例を
示すブロック図、第７図は第１の従来例の装置で堆積し
た非晶質膜の電極の位置による膜厚分布図である。 ３１−３・・・・・・ｉ層を堆積するチャンバ、３２・
・・・・・ゲートパルプ、３４・・・・・・基板電極の
搬送装置、３４ａ・・・・・・同押えローラー、３４ｂ
・・・・・・同層ｗＪローラー、３５・・・・・・基板
電極、３６ａ 、３６ｂ 。 ３６ｃ・・・・・・分割したカソード電極、３７ａ、３
７ｂ。 ３７ｃ・・・・・・各カソード電極の導線、３８・・・
・・・隔離板、３８＆・・・・・・隔離板の固定治１０
．３９ ａ 、３９ｂ。 ３９ ｃ ・−・・−−−ｒ ノチ／グ装置、４０ａ
、４０ｂ、４０ｃ・・・・・・高周波ｒＪＬ源、４１・
・・・・・真空ポンプに接続する排気管、４４ａ 、
４ａｂ 、４４ｃ・・・・・・分割電極単位のプラズマ
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名顎ｌ
ｌ 図
３ｌ−３−−ｉノ１と
１ｆＴ）”ｑンｔ：２４−基板電極Ｉ）搬緑１ ２σ−Ｘ仮震旙 第 ２ 図 第３図 カゾータ／ｌ′不１つ＋Ｌｌ
を堆積するチャンバ内の、電惚構成全体を示す要部縦断
面を示すブロック図、第２図ａは同電極４ｓ底の分割し
た中央部の電極の側面拡大図、第２図すは基板電極の進
行方向に１角に縦断した拡大図、第３図は同装置で堆積
した非晶質膜の膜厚分布を示す図、ｇ４図は本発明の対
尿の非晶質シリコン太陽電池の１！１？ｒｘｒ構造を示
す図、第５図は第１の従来例の非晶質膜堆積装置の−Ａ
ｃｊ５を示すブロック図、第６図は同じく別の従来例を
示すブロック図、第７図は第１の従来例の装置で堆積し
た非晶質膜の電極の位置による膜厚分布図である。 ３１−３・・・・・・ｉ層を堆積するチャンバ、３２・
・・・・・ゲートパルプ、３４・・・・・・基板電極の
搬送装置、３４ａ・・・・・・同押えローラー、３４ｂ
・・・・・・同層ｗＪローラー、３５・・・・・・基板
電極、３６ａ 、３６ｂ 。 ３６ｃ・・・・・・分割したカソード電極、３７ａ、３
７ｂ。 ３７ｃ・・・・・・各カソード電極の導線、３８・・・
・・・隔離板、３８＆・・・・・・隔離板の固定治１０
．３９ ａ 、３９ｂ。 ３９ ｃ ・−・・−−−ｒ ノチ／グ装置、４０ａ
、４０ｂ、４０ｃ・・・・・・高周波ｒＪＬ源、４１・
・・・・・真空ポンプに接続する排気管、４４ａ 、
４ａｂ 、４４ｃ・・・・・・分割電極単位のプラズマ
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名顎ｌ
ｌ 図
３ｌ−３−−ｉノ１と
１ｆＴ）”ｑンｔ：２４−基板電極Ｉ）搬緑１ ２σ−Ｘ仮震旙 第 ２ 図 第３図 カゾータ／ｌ′不１つ＋Ｌｌ
Claims (3)
- （１）基板電極に、基板電極の進行方向に長くした長方
形状のカソード電極を対向配置して、グロー放電により
発生したプラズマから、搬送手段により連続的に移動す
る基板電極に連続的に非晶質膜を堆積させる非晶質膜半
導体の製造法であって、上記カソード電極をその長手方
向で複数個に分割し、分割カソード電極間に隔離板を配
設して分割した電極毎にプラズマを分離し、上記基板電
極を連続移動させながら、前記分割した各カソード電極
面を順次通過させて基板電極の主表面に非晶質膜を形成
することを特徴とする非晶質膜半導体の製造法。 - （２）上記カソード電極を分割するに際し、分割した１
個の電極の横幅と長さの寸法比率を横幅を１として長さ
を０．８〜１．３とした特許請求の範囲第１項記載の非
晶質膜半導体の製造法。 - （３）分割した各カソード電極毎に、高周波電源、マッ
チング装置などのグロー放電用装置を配設し、各カソー
ド電極単位でグロー放電を調整制御できるようにした特
許請求の範囲第１項記載の非晶質膜半導体の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250025A JPH0697649B2 (ja) | 1984-11-27 | 1984-11-27 | 非晶質膜半導体の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250025A JPH0697649B2 (ja) | 1984-11-27 | 1984-11-27 | 非晶質膜半導体の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128514A true JPS61128514A (ja) | 1986-06-16 |
| JPH0697649B2 JPH0697649B2 (ja) | 1994-11-30 |
Family
ID=17201718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250025A Expired - Fee Related JPH0697649B2 (ja) | 1984-11-27 | 1984-11-27 | 非晶質膜半導体の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697649B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158982A (ja) * | 2003-11-26 | 2005-06-16 | Kaneka Corp | Ｃｖｄ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870524A (ja) * | 1981-09-28 | 1983-04-27 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 基板上に本体材料をデポジツトする方法及びシステム |
-
1984
- 1984-11-27 JP JP59250025A patent/JPH0697649B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870524A (ja) * | 1981-09-28 | 1983-04-27 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 基板上に本体材料をデポジツトする方法及びシステム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158982A (ja) * | 2003-11-26 | 2005-06-16 | Kaneka Corp | Ｃｖｄ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697649B2 (ja) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2741638B2 (ja) | 無定形シリコン太陽電池の製造方法 | |
| EP0002383B1 (en) | Method and apparatus for depositing semiconductor and other films | |
| US4678679A (en) | Continuous deposition of activated process gases | |
| JPS5892217A (ja) | 半導体装置作製方法 | |
| CA1242816A (en) | Vertical apparatus for continuous deposition of semiconductor alloys | |
| CN102844838A (zh) | 辊到辊蒸发系统和制造ibiiiavia族光电装置的方法 | |
| US6413794B1 (en) | Method of forming photovoltaic element | |
| JPS59121828A (ja) | グロー放電堆積装置 | |
| JPH0824107B2 (ja) | 半導体膜堆積装置 | |
| JPS58169980A (ja) | 光起電力素子の製造方法 | |
| US6470823B2 (en) | Apparatus and method for forming a deposited film by a means of plasma CVD | |
| JPH0576172B2 (ja) | ||
| JPS5972722A (ja) | 非均質膜のデポジシヨンを防止する基板シ−ルド | |
| JPS5963775A (ja) | 電極組立体及びこれを備えた光起電力デバイスの製造装置 | |
| JP2001007367A (ja) | 薄膜太陽電池の製造方法および装置 | |
| JPH0697649B2 (ja) | 非晶質膜半導体の製造法 | |
| JPS6317221B2 (ja) | ||
| JP2907403B2 (ja) | 堆積膜形成装置 | |
| JPS59211287A (ja) | 光電変換素子製造装置 | |
| JPH11204813A (ja) | 光電変換装置の作製方法 | |
| JPS6030124A (ja) | 多段電極型半導体薄膜生成装置 | |
| JPS62194683A (ja) | 非晶質シリコン系太陽電池製造方法 | |
| JPH0152052B2 (ja) | ||
| JPH09213636A (ja) | 薄膜形成装置 | |
| JPS60111414A (ja) | プラズマ気相反応方法およびその製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |