JPS611296A - 電動機パルス変調制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は複相の交流電動機の作動をパルス変調した変調
信号により制御する電動機パルス変調制御装置に関する
。

（従来の技術） 従来の交流電動機を用いたディジタルサーボ系では、各
種の制御演算後の変調ディジタル情報をディジタル・ア
ナログコンバータで一旦アナログに変換し、アナログコ
ンパレータにより鋸歯状波と比較してパルス幅変調（Ｐ
ＷＭ）Ｌ、そのＰＷＭ信号に基づいて複相の前記交流電
動機の作動を各相独立に制御している。したがって、そ
の交流電動機の各相に対応するＰＷＭ信号を得るために
、各相の通電時期をそれぞれ独立に制御しなければなら
ず、構成が複雑になってしまうという問題がある。

（発明が解決しようとする問題点） 本発明は、上記の問題に鑑みたもので、複相の交流電動
機のパルス幅変調による通電制御を簡素化し、その制御
性を向上させることを目的とじている。

（問題点を解決するための手段） そのために本発明では、複相の交流電動機のパルス変調
制御において、同期的に大きざの変化する基２ｆｔ信号
と１ｊ；１記交流電動機の各相に対しＩＳする各制御（
Ｊｉ　′＋と比較してパルス１陥変調するに際し、前記
基準信号を各相共通にし、その基準信号に同期し２て前
記制御信号を発生さ一已るように構成し、上記のパルス
幅変門による各相の変調パルスを交流侶°→に変換して
前記交流電動機の各相に加え、この交流電動機の通電制
御を行なっている。

（実施例） 以下、本発明を図に示す一実施例をあげ説明する。第１
し）は、その全体構成を示ずブｌ：Ｉ　７り線図であり
、予め定めた三相交流電動機の制御／１ｉｉＷ、プ［１
クラムに従ってソフトウェアによるディジタル演算処理
を実行するマイクロコンピュータを用いている。第２図
は、第１図中の各信号の発生タイミングを示す波形図、
第３図は、ＰＷＭ周期割込パルスが発生した場合の割込
プ１コグラムを示すフローチャーＩ−である。

第１図において、２は一定周波数のりｌ’Ｊ　ツクパル
ス２ａを発生するり１コツク宛クニ器、４はクロックパ
ルス２ａを入力し時間カウントする８ピッＩ−カウンタ
回路で、基準信１号をなずカウンタデータ４ａを出力し
、さらにカウンタ回路１つ時に周期して１）ＷＭ周期パ
ルス４ｂを発生しており、基準発生手段を構成している
。６は予め定めた三相交流電動機の制御プログラムに従
ってディジクル制御演算を行ないり相、■相、Ｗ相のＰ
ＷＭのＯＮ時間データを求めるとともに前記ＰＷＭ同期
パルス４ｂを割込信号として入力する毎に割込処理を実
行する制御用マイクロコンピュータである。８はＵ相、
■相、Ｗ相のＯＮ時間データ（制御信号）をラッチする
制御設定手段をなず８ヒツトラッチ回路で８ｕ、８ｖ、
８ｗがそれぞれＵ相、■相、Ｗ相のラッチ出力データで
ある。１０は前記各相のラッチデータ８Ｕ、８Ｖ、８Ｗ
と前記カウンタデータ４ａとを比較し　ラッチデータよ
りカウンタデータが大きい時にオフ（ＯＦＦ）、小さい
または等しい時にオン（ＯＮ）する各相のＩ）ＷＭ信号
１０Ｌ１．ＩＯＶ、ＩＯＷを発生するパルス変調手段ヲ
なＪ８ヒフ１−ＰＷＭコンパレータである。

１２は３相インバータで、前記ＰＷＭコンパレータ１０
よりのＰＷＭ信号１０Ｕ、ＩＯＶ、、１０Ｗを受りて、
直流（＋）Ｃ）電＃１４に基づいて３相の交流信号に変
換し、３相交流電動機１６の各相に加えて通電するもの
である。

次Ｇこ、」二記構成においてその動作を、第２図。

第３し１に沿って説明する。第２図は各信号線のタイミ
ングの波形図を、第３図はマイク１ココンピユータ６の
割込ルーチンの処理を示すフローチャー１である。

今、区間ｌでカウンタ回路４はクロックパルス２、ｊを
人ツノし、、Ｉ）ＷＭ周期内をカウントするインク−ハ
ルカウンタとしてディジタル的に時間力つ７１−Ｌ、、
カウンタ出力４ａを発生ずるとともに、力・１ノント１
．！１１時点く時刻′１゛１等）でＰＷＭ同間パルス４
ａを発生−」る。マ・イタ１コロンピユータ６は１１．
５刻ゴＩで前記］）ＷＭ同期パルス４ｂが割込信号とし
て入力すると、第３図の割込ルーチンの演算を実行する
。第３図の割込ルーチンにおいて、割込入力時点で処理
をスター１−　Ｌ、本割込処理以前に予め交流電動機１
６の制御演算により算出したＰ　Ｗ　Ｍ　ｕ相ＯＮ時間
データ８Ｕをステップ１０１でクラッチ回路８にセント
する。ステップ１０２でＰＷＭＶ相ＯＮ相間Ｎ時間デー
タ８Ｖテップ１０３でＰＷＭｗ相ＯＮ相間Ｎ時間データ
８Ｗチ回路８にセントし、リターンにて割込ルーチンを
実行完了する。時刻Ｔ１の前記割込処理でラッチ出　　
　　　　゛カデータ８Ｕ、８Ｖ、８Ｗがセットされる。

続いで、ＰＷＭコンパレータ１０で前記各相うッチ出カ
データ８Ｕ、８Ｖ、８Ｗと前記カウンタデータ４ａを比
較し、前記ラッチデータ８［Ｊ、８Ｖ、８Ｗがカウンタ
データ４ａより小さい期間でＯＮＬ、大きいまたは新し
い期間でＯＦＦする各相Ｆ）ＷＭ倍信号出力する。第２
図では、時刻ｔ１．ｔ２゜ｔ３で各相がＯＮから０１７
　Ｆに切替っている。従って、１本のｌ）ＷＭ同期パル
ス４１）の入力に同期して、区間１ではｕ、ｖ、ｗ各相
ＯＮ時間がＴｕ１、ｉ’ｖ　ｌ、Ｔｗｌとなるｌ）ＷＭ
倍信号発生する。

Ｖ、　１ｉｉｌ　２においてもＰＷＭ同期パルス４ｂの
入力に同期して」記と同一・のハード処理、ソフト割込
処理が行なわれ、各相のオン期間がそれぞれＴ　ｕ　２
　。

ゴＶ２．ＴＷ２となるパルス幅変調されたＰＷＭ信号を
発生する。以」二の通り本実施例は非常に簡Ｑ’ｊな回
路構成で１本の割込信号で割込回数が少なく、し７かも
３相分のＰＷＭ信号が非常に容易に得られる。

なお、上述の実施例では、３相の例を示したが３相ｊ：
ＪＪ、の多相に拡張してもそのまま適用可能である。

第２の実施例を次に示す。第４図に構成図、第５図に波
形図、第６図に割込ルーチンのフローチャー１−を示す
。第４図の構成図は、ワンチップマイク１「！ノビ１．
−タ以外にバー１−的に全く付加回路のスｔ′い最も筒
中な構成にてディジタルＩ）ＷＭ信トシを発生ずるよう
にしノこものである。２０はワン十ノブマイ／／＋：Ｉ
ｌンピＩ、−タ、２２は制御油Ｗお、１、びボー１処叩
部、２３は周波数の異なる２種ツ」二のパルスとなるり
ｍｌツクパルス４ａとＰＷＭ同期パルス４ｂを発生する
内部クリｙ先２４．　２５．２６は３個の８ビットタイ
マでＵ相、■相。

Ｗ相に割付けられている。

このタイ゛７は、ＰＷＭ同期パルス４ｂが入力される間
を時間カウントするインターバルカウンタとＰＷＭオン
時間を設定記１．ａするレジスタおよびこのレジスタ内
容をインターバルカウンタとを比較し−・致した時点で
内部割込パルスを発生する機能を有する。

」二記構成による動作を第５図、第６図を用いて説明す
る。第１の実施例と同様に各相のＰＷＭ信“ｉ）のオン
動作は、１本の割込信号４ｂのＰＷＭ同期パルスが発生
した時点で、第６図ｆ８＋の同期割込ルーチンのステッ
プ６０１，６０２，６０３を実行処理するごとにより行
なう。また前記ＰＷＭ信すのオフ動作は３本の割込信号
を用い、第５図信’Ｆ＋２４ａ、２５ａ、２６ａのり相
、■相、Ｗ相の一致割込信号の発生時点で、割込ルーチ
ンを実行して処理する。Ｕ相の場合は、Ｕ相一致信号２
４ａの発生時点−ζ第６図（ｈｌのＵ相ＪｊｌＪ込ルー
チンを実行し１、ステップ３０１でボートｌ）　ｕを■
作し、ＵＪ＋＋　＋’　Ｗ　Ｍ　（ｑ号をオフしてリタ
ーンする。■相の場イ、は、Ｖ相一致信１．．：、　２
５　ａの発生時点で第６図（Ｃ１のＶ相割込ルーナンを
実行し、ステップ４０１でボートｐｖを操作し、■相Ｐ
ＷＭ信号をオフしてリターンする。Ｗ相の場合は、Ｗ相
一致信号２６ａの発生時点で第６図（ｄｉのＷ相割込ル
ーチンを実行し、ステップ５０１でボー１−　Ｐ　Ｗを
操作し、Ｗ相１）ＷＭ倍信号オフしてリターンする。

以」二の通り、ワンチップマイクロコンビ１、−タのみ
の構成で１本のＰＷＭ同期パルスを割込信号として用い
、割込ルーチンでソフト的に各３相の１）ＷＭ倍信号同
時にオンし、３本の各相一致割込信号で各相それぞれの
割込ルーチンでソフ１へ的に１−）　Ｗ　Ｍ信号をそれ
ぞれオフする。

これにより、その各相のＰＷＭ信号がインノ・、−タに
加わり、交流信号に変換し、３相交流電動機１６の通電
制御を行なう。

第３図の実施例とじ一乙第７図に構成図、第８図にタイ
マ割込ルーチンのフーコーチャー１−を示す。

本例もワンチップマイク１：Ｉコンピュータ見外にハー
ト的にイ］加することがなく最も簡単なものである。こ
のワンチップマイクロコンピュータは、制御演算機能、
少なくとも３本以上のボーｌ−処理機能、内部クロック
発生機能、１個のタイマ機能を合するものである。この
タイマは１本の内部クロック４ｂが人力する毎に第８図
のタイマ割込ルーチンの演算を実行してソフト的に時間
カウントし、ゼロからＰＷＭ周期Ｔｏまでのインターバ
ルタイマとして機能させている。この１本の割込処理に
てインターバルタイマ動作、３相分のＰＷＭ信号の発生
を同時に行ない、ハード的にも簡単で、ソフト的にも非
常に有効に処理を行なうことが可能である点に特徴があ
る。

第８図の割込ルーチンを用いて３相分のｌ”ＷＭ倍信号
発生力法を説明する。タイマのカウンＩ−データをメモ
リ′ｒＭに格納し、イニシャル時はＴＭはゼロにセット
されている。Ｕ相のｌ）ＷＭオンデータをメモリＴ１１
に、■相のＩ）ＷＭオンデータをメモリＴＶに、Ｗ相の
ＰＷＭオンデータをメモリＩＷにストアしておく。内部
クロック４ｂが入力される毎にタイマ割込ルーチンがス
タートを＋１増進させる。ステップ８０２で、タイマカ
ウントデータＴＭとＰＷＭ周期タイマデータＴｏとを比
較し、ＰＷＭ周期タイマデータＴｏに達しない場合はス
テップ８０３に進む。ＰＷＭ周期タイマデータ′Ｆｏに
達した場合、ステップ８０７へ進め、インターバルの完
了のためのタイマカランＩ・データ１”　Ｍをクリアす
る。ステップ８０８で、Ｕ相の１）ＷＭ信リすｊミート
Ｐ　ｕをオン、■相のＩ）ＷＭ信号ボートｌ）　Ｖもオ
ン、Ｗ相ＰＷＭ信号ボー＋−ｐｗもオンし、この時点で
３相それぞれを同期をとってＰ　Ｗ　Ｍ信号をオンして
いる。ステップ８０９でＵ相のＰＷＭオンデータを１゛
ｕ′に更新し、■相のＰＷＭオンデータもＴｖ′に、Ｗ
相のＰＷＭオンデータも”（’　ｗ　’に更新しステッ
プ８０６へ進む。

ステップ８０３でタイマカウントデータ′１゛ＭがＵ相
１）ＷＭオンデーター１”　ｕに達したかどうかを判定
し、まだ達していない場合は、ステップ８０４へ進む。

達した場合は、ステ、プ８１０へ進んでＵ相のＰＷＭ信
号信号ボートリをオフしステップ８０４へ進む。ステッ
プ８０４では、タイマカウンタデータＴＭが■相ＰＷＭ
オンデータ′ｒ■に達したかどうかを判定し、判定しな
い場合はステップ８０５へ進み、達した場合はステップ
８】１へ進んで、■相のＰＷＭ信号ボー１−　Ｐ　Ｖを
オフしステップ８０５へ進む。ステップ８０５では、タ
イマカウンタデータＴＭがＷ相ＰＷＭオンデータＴＷに
達したかどうかを判定し、達しない場合はステップ８０
６へ進み、達した場合はステップ８１２へ進んで、Ｗ相
のＰＷＭ信号ボー）ＰＷをオフしてステップ８０６へ進
む。ステップ８０６で１回のタイマ割込処理を完了する
。

以」二の通り、ハート的にはワンデツプマイクロコンピ
ュータ１個で、１本あ内部割込信号に−ζ３相分のＰＷ
Ｍ信号が非雷に簡単にｉＭられる。

そして、この３相のＩ）ＷＭ倍信号インバータ１２に加
わり、それぞれ交流信号に変換して３相交流電動機１６
の通電制御を行なうことができる。

（発明のリノ果） 以上述べたように本発明においては、複相の交流電動機
のパルス変調による通電を、各相独立に制御することな
く、各相の通電周期を同期させ、その各相の通電時間の
みを個別に制御することができ、その通電制御を簡素化
することができるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の全体構成を示すブロック
線図、第２図はその各部信号のタイミングを示す波形図
、第３図はその割込ルーチンを示すフローチャーＩ・、
第４図は本発明の第２実施例をボ・ｊ−フ゛１１７り線
図、第５図とその各：（Ｉ信号の波形図、第６図（ａ）
〜（ｄｉの各割込ルーチンを示すフロー千１−１、第７
図は本発明の第３実施例を示ずソ１°Ｊツク線図、第８
図はそのタイマ割込ルーチンをボー１）１．１−　ｆ　
＋・−１−である。 ２　りｌ：Ｉ　ツク発住器、４・・・基準発生手段をな
Ｊカランク回路、【；・・マイク１」コンピュータ、８
・・制御設定手段をなすランチ回路、１０・・・パルス
変調手段をなずＰ　Ｗ　Ｍ　：：＋ンバレー９，１２−
＝３相インパーク、１６・・・３相交流電動機。

Claims (1)

1. 【特許請求の範囲】 　複相の通電制御により作動する交流電動機に対してパ
   ルス変調した変調信号に基づいてその作動を制御する電
   動機パルス変調制御装置において、所定期間毎に大きさ
   が徐々に変化する基準信号を発生する基準発生手段と、 この基準発生手段の各基準信号に同期して前記交流電動
   機の各相に対応する各制御信号を定める制御設定手段と
   、 この各制御信号と前記基準信号とをそれぞれ比較して各
   相に対応するそれぞれのパルス幅を有する変調パルスを
   発生するパルス変調手段と、この各相の変調パルスを交
   流信号にそれぞれ変換して前記交流電動機の各相に加え
   るインバータとを設ける ことを特徴とする電動機パルス変調制御装置。