JPS611299A - フロツピ−デイスク装置の駆動回路 - Google Patents
フロツピ−デイスク装置の駆動回路Info
- Publication number
- JPS611299A JPS611299A JP11888784A JP11888784A JPS611299A JP S611299 A JPS611299 A JP S611299A JP 11888784 A JP11888784 A JP 11888784A JP 11888784 A JP11888784 A JP 11888784A JP S611299 A JPS611299 A JP S611299A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- pitch error
- phase
- pulse motor
- feeding pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/08—Track changing or selecting during transducing operation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/12—Control or stabilisation of current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、フロッピーディスク装置（以下ＦＤ装置と略
記する）、特にそのへｙドキャリノヂ送りのパルスモー
ク駆動回路の改良に関するものである。
記する）、特にそのへｙドキャリノヂ送りのパルスモー
ク駆動回路の改良に関するものである。
〈従来技術〉
従来、ＦＤ装置のパルスモーク駆動回路としては、第４
図に示すような回路が知られている。
図に示すような回路が知られている。
ヘッドの移動方向を示すＤＩＲ信号及び移動命令である
５ＴＥＰ信号の入力で、制御回路１は所定時間ｖＨ倍信
号出力し、トランジスタ６をＯＮして駆動回路へ１２Ｖ
の電圧を印加する。４相パルスモータの各相コイ／Ｉ／
７〜１０は、制御回路１の出力Ａ、Ａ、Ｂ、Ｂ信号に従
って、２−２励磁駆動のためのトランジスタ２〜５によ
り適宜駆動され、ヘッド送りがなされる。所定時間経過
後、トランジスタ６はＯＦＦし、パルスモータは５■の
電圧（最後の組合せのオン状態はそのまま保持）で停止
位置を保持する。
５ＴＥＰ信号の入力で、制御回路１は所定時間ｖＨ倍信
号出力し、トランジスタ６をＯＮして駆動回路へ１２Ｖ
の電圧を印加する。４相パルスモータの各相コイ／Ｉ／
７〜１０は、制御回路１の出力Ａ、Ａ、Ｂ、Ｂ信号に従
って、２−２励磁駆動のためのトランジスタ２〜５によ
り適宜駆動され、ヘッド送りがなされる。所定時間経過
後、トランジスタ６はＯＦＦし、パルスモータは５■の
電圧（最後の組合せのオン状態はそのまま保持）で停止
位置を保持する。
このような駆動回路は、パルスモータ自身が有する停止
位置誤差に対する考慮がなされておらず、例えば、１ト
ランク−１ステツプで送り機構を構成した場合、第５図
に示すように４トランクの周期、即ち相励磁周期で繰返
す送りピンチ誤差を生じる。
位置誤差に対する考慮がなされておらず、例えば、１ト
ランク−１ステツプで送り機構を構成した場合、第５図
に示すように４トランクの周期、即ち相励磁周期で繰返
す送りピンチ誤差を生じる。
もう１つ例として、２４ステップ／回転の４相モータを
１トランク−４ステツプで送り機構を構成した場合、第
６回に示すように６トランク周期、即ちモータ回転周期
（１回転−６トラツク）で繰返す送りピッチ誤差を生じ
る。
１トランク−４ステツプで送り機構を構成した場合、第
６回に示すように６トランク周期、即ちモータ回転周期
（１回転−６トラツク）で繰返す送りピッチ誤差を生じ
る。
なお、第５図及び第６図は例示であり、１周期内で図示
のような送りピッチ誤差をとるという訳ではなく、各パ
ルスモータによって任意の送りピンチ誤差をとり得る。
のような送りピッチ誤差をとるという訳ではなく、各パ
ルスモータによって任意の送りピンチ誤差をとり得る。
ここでは、１周期（４トラツク又は６トラノク）毎に送
りピッチ誤差が繰返されるということを示しただけであ
る。
りピッチ誤差が繰返されるということを示しただけであ
る。
これらピッチ誤差は、パルスモータ自身の各相コイルの
不平衡、ヌテータおよびロータの機械的寸法誤差、磁気
的不平衡等および回転−直線変換機構の機械精度による
ものである。
不平衡、ヌテータおよびロータの機械的寸法誤差、磁気
的不平衡等および回転−直線変換機構の機械精度による
ものである。
このように従来駆動回路は、パルスモータ等の送りピッ
チ誤差が直接キャリソヂ送り誤差に現われる、という欠
点がある。
チ誤差が直接キャリソヂ送り誤差に現われる、という欠
点がある。
なお、第４図−：ユニポーラ駆動回路であるが、バイポ
ーラ駆動回路でも同じ欠点を有するものである。
ーラ駆動回路でも同じ欠点を有するものである。
〈発明の目的〉
本発明は、上記欠点であるパルスモータ等の周期的な送
りピッチ誤差を電気的に補正し、ギヘ・リッヂ送りピッ
チ誤差を改善した駆動回路を提供することを目的とする
。
りピッチ誤差を電気的に補正し、ギヘ・リッヂ送りピッ
チ誤差を改善した駆動回路を提供することを目的とする
。
〈実施例〉
第１図は本発明の一実施例を示すものである。
第１図は４相２−２励磁ユニポーラ駆動、１１−ラック
＝１ステップの駆動回路である。
＝１ステップの駆動回路である。
各相コイル７〜１０と駆動のだめの１−ラフフッ２２〜
５間に、それぞれ励磁電流調整のため補正抵抗１１〜】
４を挿入し、励磁電流の不平衡により相励磁周期内の各
停止位置での送りピッチ誤差を打消すよう、各補正抵抗
１１〜１４の抵抗値を選定する。
５間に、それぞれ励磁電流調整のため補正抵抗１１〜】
４を挿入し、励磁電流の不平衡により相励磁周期内の各
停止位置での送りピッチ誤差を打消すよう、各補正抵抗
１１〜１４の抵抗値を選定する。
第２図は第２の実施例を示すものである。
第２図ば４相２−２励磁バイポーラ駆動、１１〜ラツク
１ステツプの駆動回路であり、同様に、４″Ｉ」励磁周
期内の各送ピンチ誤差を打消ように抵抗値が設定された
補正抵抗１１〜１４を挿入している。
１ステツプの駆動回路であり、同様に、４″Ｉ」励磁周
期内の各送ピンチ誤差を打消ように抵抗値が設定された
補正抵抗１１〜１４を挿入している。
第３図は第３の実施例を示すものである。
第３図ば４相２−２励磁ユニポーラ駆動、２４ステップ
／回転、 Ｉ ｌ・ランク−４ステップ（６１−ラック
／回転）の駆動回路であり、各トラック停止１状ＩＱ
ｆｆ’；ｌ ’畠に制御回路１は、Ａ、ＢがＯＮ、Ａ。
／回転、 Ｉ ｌ・ランク−４ステップ（６１−ラック
／回転）の駆動回路であり、各トラック停止１状ＩＱ
ｆｆ’；ｌ ’畠に制御回路１は、Ａ、ＢがＯＮ、Ａ。
πがＯＦ Ｆに制御される。ここで、Ａ ａと同相のＡ
′小出力設けられ、パルスモータのローフ位置によって
補正抵抗１１を挿入したトランジスタ２′か、挿入しな
いトランジスタ２かを切換えている。
′小出力設けられ、パルスモータのローフ位置によって
補正抵抗１１を挿入したトランジスタ２′か、挿入しな
いトランジスタ２かを切換えている。
すなわち、ピッチ誤差の大きい停止位置ではＡ′を選択
して出力し、挿入した抵抗】】でＡ相励磁’（ｆｉ ｆ
Ｍ、を補正することにより、その位置でのピッチｊ！：
ｊ差を補止する。誤差の小さい停止位置では通常のＡと
され、これらによって全体として１回転周期のピッチ誤
差を補正する。
して出力し、挿入した抵抗】】でＡ相励磁’（ｆｉ ｆ
Ｍ、を補正することにより、その位置でのピッチｊ！：
ｊ差を補止する。誤差の小さい停止位置では通常のＡと
され、これらによって全体として１回転周期のピッチ誤
差を補正する。
各停止位置（６ケ所）に対応して、それぞれの抵抗を選
択する回路を設ければ、さらに正確である３゜ 〈ブ１１明の効果〉 １″）、１１．．１′−］１シＬ；、 ｌ−、たように
、本発明によれば、パルス七−り」、−よび回転−直線
変換機構雪に起因する周１す１的な送ピッチ１、す（差
を、パルスモータのＩｌｌ ’屯ｒｈｉ Ｉｔ６制６１
（１することにより袖１１するものであり、各種＋；ｒ
）］シシミに広く刊用出来、特にＦ Ｄ装（ど１の秋１
−７ノクビノチ化に効果を発揮するものである。
択する回路を設ければ、さらに正確である３゜ 〈ブ１１明の効果〉 １″）、１１．．１′−］１シＬ；、 ｌ−、たように
、本発明によれば、パルス七−り」、−よび回転−直線
変換機構雪に起因する周１す１的な送ピッチ１、す（差
を、パルスモータのＩｌｌ ’屯ｒｈｉ Ｉｔ６制６１
（１することにより袖１１するものであり、各種＋；ｒ
）］シシミに広く刊用出来、特にＦ Ｄ装（ど１の秋１
−７ノクビノチ化に効果を発揮するものである。
第１図は本発明の一実施例を示す回路図、第２図は他の
実施例を示す回路図、第３図はさらに他の実施例を示す
回路図、第４図は従来例を示す回路図、第５図および第
６図はそれぞれ第１図の送りピッチ誤差を説明するだめ
の特性図である。 ］・・・制御回路、 ２〜５．２′・・・相励磁トラ
ンジスタ、 ７〜１０ コイル、 １１〜１４・・・
補正抵抗。 代′１）４１人 弁理士 福 士 愛 彦（他２名）
第 ｌ 図 第２図 ＋１２Ｖ ＋５ｖ 十Ｉ２Ｖ 寸５Ｖ 第４図 第５ 図 第６図
実施例を示す回路図、第３図はさらに他の実施例を示す
回路図、第４図は従来例を示す回路図、第５図および第
６図はそれぞれ第１図の送りピッチ誤差を説明するだめ
の特性図である。 ］・・・制御回路、 ２〜５．２′・・・相励磁トラ
ンジスタ、 ７〜１０ コイル、 １１〜１４・・・
補正抵抗。 代′１）４１人 弁理士 福 士 愛 彦（他２名）
第 ｌ 図 第２図 ＋１２Ｖ ＋５ｖ 十Ｉ２Ｖ 寸５Ｖ 第４図 第５ 図 第６図
Claims (1)
- １、ヘッドキャリッジ送りのパルスモータ駆動回路にお
いて、ヘッドキャリッジの送りピッチ誤差を補正する、
パルスモータの相電流比を制御する手段を備えてなるこ
とを特徴とするフロッピーディスク装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11888784A JPS611299A (ja) | 1984-06-08 | 1984-06-08 | フロツピ−デイスク装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11888784A JPS611299A (ja) | 1984-06-08 | 1984-06-08 | フロツピ−デイスク装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS611299A true JPS611299A (ja) | 1986-01-07 |
Family
ID=14747599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11888784A Pending JPS611299A (ja) | 1984-06-08 | 1984-06-08 | フロツピ−デイスク装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611299A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62129300U (ja) * | 1986-02-04 | 1987-08-15 |
-
1984
- 1984-06-08 JP JP11888784A patent/JPS611299A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62129300U (ja) * | 1986-02-04 | 1987-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436139B2 (en) | Phase advance angle optimization for brushless motor control | |
| JPS6240085A (ja) | ブラシレスモ−タ | |
| US4412159A (en) | Drive circuit for an alternate phase brushless DC motor | |
| JPS6225894A (ja) | ステツピングモ−タの駆動装置 | |
| US5150030A (en) | Motor driving device | |
| US5304902A (en) | Apparatus for driving a brushless DC motor | |
| JPS611299A (ja) | フロツピ−デイスク装置の駆動回路 | |
| US4620138A (en) | Drive arrangement with collectorless D.C. motor | |
| JP3239535B2 (ja) | ブラシレスモータの停止方法 | |
| JPH0739194A (ja) | ステッピングモータ駆動装置 | |
| JP2594920B2 (ja) | サーボモータのパワー駆動部動作制御指令方法 | |
| USRE35189E (en) | Drive arrangement with collectorless d.c. motor | |
| JP2551825B2 (ja) | モータ制御方法 | |
| JPS62233096A (ja) | ステツピングモ−タの駆動方式 | |
| JP3107384B2 (ja) | ブラシレスモータの駆動装置 | |
| JPH01308184A (ja) | 移動体の速度制御方法 | |
| JP2576877B2 (ja) | ステップモータ駆動装置及びヘッド移動装置 | |
| JP3268621B2 (ja) | 直流ブラシレスモータのセンサレス駆動方法 | |
| JPH0755076B2 (ja) | 単相モータの起動方法 | |
| JPS62206248A (ja) | 車両用スロツトル弁駆動装置 | |
| JP2000116173A (ja) | ブラシレス直流電動機及びその速度制御方法 | |
| JPS6225895A (ja) | ステツピングモ−タの駆動装置 | |
| JPS6216799Y2 (ja) | ||
| JPS6321193Y2 (ja) | ||
| JPH05184185A (ja) | Ｄｃブラシレスモータ速度制御方法 |