JPS6113643A - アイソレーション構造の形成方法 - Google Patents

アイソレーション構造の形成方法

Info

Publication number
JPS6113643A
JPS6113643A JP60064031A JP6403185A JPS6113643A JP S6113643 A JPS6113643 A JP S6113643A JP 60064031 A JP60064031 A JP 60064031A JP 6403185 A JP6403185 A JP 6403185A JP S6113643 A JPS6113643 A JP S6113643A
Authority
JP
Japan
Prior art keywords
trench
layer
silicon
pattern
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60064031A
Other languages
English (en)
Other versions
JPH0344417B2 (ja
Inventor
クラウス・デイ・ベイヤー
ビクター・ジエイ・シルベストリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6113643A publication Critical patent/JPS6113643A/ja
Publication of JPH0344417B2 publication Critical patent/JPH0344417B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901Materials
    • H10P14/2902Materials being Group IVA materials
    • H10P14/2905Silicon, silicon germanium or germanium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34Deposited materials, e.g. layers
    • H10P14/3402Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411Silicon, silicon germanium or germanium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/041Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40Isolation regions comprising polycrystalline semiconductor materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/025Deposition multi-step
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/026Deposition thru hole in mask
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板のトレンチを充填して、基板内に
ボイド(孔)のないアイソレーション・パターンを形成
する方法に関するものである。具体的に言うと、エピタ
キシャル半導体材料と多結晶シリコン材料を含むアイソ
レーションのパターンを半導体基板中に形成する方法お
よび、それによって得られる構造に関係するものである
〔開示の概要〕
ボイド(孔)のないアイソレーション(分りされた半導
体基板が開示される。これは半導体本体中に実質的に垂
直な側壁を有するトレンチ(溝)ツバターンを持ってい
る。アイソレーション・トレンチのパターンは、能動及
び受動半導体装置を含むであろう単結晶半導体材料の領
域を分離する。
第1の絶縁層がトレンチの側壁上に設けられる。
トレンチの基部又は底は単結晶半導体に通じている。ト
レンチの基部から延びたエピタキシャル層が、トレンチ
の上表面から次式により大よそ表されるレベルまでトレ
ンチ・パターンを埋める。
y”=0.34x ここで、yはエピタキシャル層とトレンチ上表面の間の
間隔であり、Xはトレンチ幅である。トレンチ幅の好捷
しい範囲は約10マイクロメータまたはそれ以下である
。多結晶シリコン層がエピタキシャル層上のトレンチ・
パターンの追加部分を埋める。第2の絶縁層がトレンチ
内の多結晶シリコン層上に置かれて周囲からトレンチ・
パターンをアイソレーションする。密なエピタキシャル
単結晶半導体がトレンチ・パターン内のボイドの生成を
防止する。エピタキシャル層上の多結晶シリコン層が、
エピタキシャル半導体成長構造の表面の好ましくない鋭
どく開いた結晶面を完全に覆う。
〔従来技術および発明が解決しようとする問題点〕
モノリシック集積回路技術では、通常は集積回路構造内
で能動素子上受動素子を互いにアイソレーション(分離
)することが必要である。これらの装置は、PN接合の
逆バイアシング、部分誘電体分離、または完全誘電体分
離によってアイソレーションされてきた。使用される誘
電体材料は、二酸化ケイ素などであった。これらの能動
装置および受動装置に対する好ましいアイソレーション
は、何らかの形の誘電体分離である。誘電体分離は、回
路素子を分離部と接することができ、そのため集積回路
構成中の能動装置と受動装置の充填密度がより大きくな
るので、PN接合分離よりもずっと有利である。
誘電体分離の一つの形がHUB Pogge の米国特
許第4256514号に開示されている。Poggeは
、化学蒸着法などを使って二酸化ケイ素や多結晶シリコ
ンなどの絶縁材料をトレンチ(溝)のパターンに被着す
るという、深いトレンチ分離形成のだめの分離再充填法
について記載している。かかるシステムは、二酸化ケイ
素、多結晶シリコンなどを反応性化学種から気体状に形
成し、そこから表面やトレンチのパターンに被着する、
均質気相反応を含んでいる。この被着方法の問題点は、
トレンチ・パターン内、特にトレンチが互いに交差する
所でボイドを形成する傾向があることである。また、再
充填被着では、構造的に欠陥のある材料または緩くパッ
クされた材料が生成されることがあるが、これは壷良の
集積回路のアイソレーション構造とはいえない。ボイド
の存在とこの緩い構造は、後で能動装置または受動装置
領域として使われるシリコン領域での欠陥形成を拡大す
る傾向がある。
本発明と同じ出願人に譲渡された1982年6月30日
出願のり0M、Ephrath等の特許出願シリアル番
号第393997号には、トレンチのパターンがボイド
のない多結晶シリコン″!、たけエピタキシャルシリコ
ンで充填される、別の誘電体アイソレーションの方法と
それによって得られる構造が記載されている。Ephr
ath等は、核形成材料がその上についたまたは、つい
ていない絶縁材料から構成される側壁を利用している。
トレンチ・パターンの底面は、シリコンなどの単結晶半
導体本体がむき出しになっている。次に、エピタキシャ
ル・シリコンを底面開口から単結晶シリコンへとまた核
形成材料を含む側壁表面から垂直に成長させる。このエ
ピタキシャル成長の結果、ボイドのない構造ができるが
、絶縁側壁の頂部付近には、第7図かられかるように鋭
い溝ができる。第7図では絶縁側壁は二酸化ケイ素@1
と窒化ケイ素層2であり、核形成材料は使われていない
。エビタキシャル層充填物3が基板4から成長している
このエピタキシャル層と基板は、典型的な場合単結晶シ
リコンである。これは、N・En d o等の” No
vel  Device  丁5nllinn  l’
r1chnologywill+ 5elective
 Epitaxial Qrnwth”■EDMTec
h、 l)igest p、241、S;+n Fra
nc i sc。
Meeting Dec、 13−15.1982にも
示されている。例えば多結晶シリコンの核形成層5を絶
縁側壁12の上に使用すると、第8図のように、小さな
エピタキシャル層充填物6と大部分が多結晶性の半導体
層7ができる。通常は構造中の特にトレンチの深さが3
〜6マイクロメ一ドル以上の所にボイド8が形成される
〔問題点を解決するための手段〕
半導体本体内に側面がほぼ垂直なトレンチのパターンを
含ム、ボイドのないアイソレーションされた半導体基板
について記載する。アイソレーション・トレンチ・パタ
ーンが多結晶性半導体材料の能動および受動半導体装置
を含む領域を分離している。第1の絶縁層は、トレンチ
の側壁にある。
トレンチの基部ないし底面は、単結晶性半導体本体がむ
き出しになっている。トレンチの基部から伸びるエピタ
キシャル層が、トレンチ・パターンをトレンチの上面か
ら次式によってほぼ決まるレベルまで充填する。
y二034X ただし、yはエピタキシャル層から頂面までの間隔、X
はトレンチの幅である。
好ましいトレンチ幅Xの範囲は、約10マイクロメート
ルまたはそれ以下である。多結晶シリコン鳴が、エピタ
キシャル層の上面より上のトレンチパターンの追加部分
を充填する。第2の絶縁層は、トレンチ内の多結晶シリ
コン層上にあり、トレンチ・パターンを周囲から絶縁し
ている。エピタキシャル・シリコン充填物より上の側壁
とエピタキシャル・シリコン上部にも、多結晶シリコン
核形成層を配置して、トレンチパターン中で多結晶シリ
コン層を高密度で一様に成長させることができる。これ
が、トレンチ・パターン内でのボイド形成を防止する、
高密度のエヒリキシャル単結晶性半導体である。エピタ
キシャル層より上の多結晶シリコン層が、エピタキシャ
ル半導体成長構造の頂部の望捷しくない鋭い結晶面のあ
る構造を完全に覆っている。
単結晶シリコンなどの半導体本体にボイドのないアイソ
レーション・パターン構造を形成する方法は、まず絶縁
層側壁を備え、底面が単結晶シリコン本体がむき出しに
なった、側面がほぼ垂直なトレンチ・パターンを形成す
る。トレンチに単結晶シリコン底面から単結晶シリコン
をエピタキシャル成長させて、次式によってほぼ決まる
レベルまで高密度のボイドのないトレンチ構造を形成す
る。
Y=0.34X ただし、Yはエピタキシャル層から頂面までの間隔、X
はトレンチの幅である。エピタキシャル成長層の上面は
、絶縁層側壁を備えた、鋭い溝または結晶面のある望ま
しくない構造となる。トレンチ表面に多結晶シリコンを
形成して、この望ましく9)            
 へ4.。
くない鋭い結晶面のある構造を完全に覆う。トレンチ・
パターンより上の領域から既知のプレーナ技術によって
多結晶シリコン層を取り除く。二酸化ケイ素などの不働
態層を使って、トレンチ・パターンを周囲からアイソレ
ーションすることができろうこれは、多結晶シリコンを
適当な温度で熱酸化して、トレンチ・パターンの多結晶
シリコン層上に二酸化ケイ素層を形成することによって
実現できる。
〔実施例〕
ここで具体的に第1図を参照すると、P導電型半導体本
体12が示されている。この半導体本体は、典型的な場
合結晶学的に<100>方向に配列したシリコンであり
、抵抗率が1〜20オーム・師のオーダーである。通常
のリソグラフィー技術とエツチング技術を利用して、サ
ブコレクタ拡散工程用のマスクを形成する。次に通常の
方法でn型不純物を拡散させて、表面濃度が典型的な場
合5 X 10”原子/ccの領域を形成する。n型子
(io) 鈍物は、例えばヒ素またはアンチモンでよい。次にこの
構造を熱酸化して、その上に二酸化ケイ素層を形成する
。二酸化ケイ素の形成と同時に、n型不純物は半導体本
体中深くに押し込まれる。NPN)ランジスタではな(
PNP )ランジスタを形成したい場合は、当業者なら
承知しているように逆の導電型を使用する。
通常のエツチング技術によって、シリコン本体表面の二
酸化ケイ素層を取り除く。次にシリコン本体をエピタキ
シャル成長槽に入れて、シリコン本体の主要表面にN+
拡散を伴う単結晶シリコン層を成長させる。この成長は
、5icfl、/I(2、S i H2c’fl 2/
H2、SiH4/H2混合物を使用するなど通常の方法
で約1000℃〜1200℃の成長温度で行なう。エピ
タキシャル層の厚さは、典型的な場合1.5マイクロメ
ートルであるが、05〜5マイクロメートルの範囲とす
ることができる。
エピタキシャル成長の間、エピタキシャル層を、典型的
な場合2 X 1016原子/ccの低濃度のn型不純
物でドープするエピタキシャル成長中にN+領領域エピ
タキシャル層に拡散して、第1図のような最終的N+領
領域4を完全に形成する。エピタキシャル層16の残り
の部分は、N−ドープされる。領域14は、当業者なら
承知しているように、NPN)ランジスタのサブコレク
タとして接続される。
湿潤または乾燥酸素雰囲気中で温度約970℃での熱成
長または化学蒸着の通常のどちらかの方法によって二酸
化ケイ素層20を形成する。その上に典型的な場合化学
蒸着によって窒素ケイ素層22を形成する。窒化ケイ素
屋22の上に第2の二酸化ケイ素層24を化学蒸着によ
って形成する。
層24の上にはレジスト層(図示せず)を被着する。
次に、通常のリソグラフィー技術を使って、この層をマ
スクにし、望みのアイソレーション・トレンチ・パター
ンの開口を設けるようにする。通常の化学エツチング、
反応性イオン・エツチングまたはプラズマ・エツチング
法を用いて、層20.22.24をレジスト層の開口の
所で単結晶シリコン基板までエッチスル。
このとき、層24の表面からレジスト層を取り除くと、
基板は、層20.22.24をトレンチ形成用マスクと
して利用できる状態にある。この工程は、トレンチに対
してほぼ垂直な側壁を生成する異方性反応性イオン・エ
ツチング(RIE)を使って実施しなければならない。
バイポーラ装置のアイソレーションの場合のトレンチの
深さは、少くとも35.できれば4〜7とする。RIE
によるトレンチ形成の適切な一例は、四フッ化炭素(C
F4 )ガスの使用である。他の適描なガスの例には、
c c Q 4−A r I= cn 2−Arがある
。RTEの詳細は、本発明と同じ出願人に譲渡された1
978年11月130出願の、T 、 M 、 I−T
 a r v目c h t+ c k  等の同時係属
特許出願シリアル番号第960322号(現在廃棄され
た1975年8月8日出願の特許出願シリアル番号第8
22775号J 、A、Bondur等の米国特許第4
104086号の継続)に記載されている。
例えば二酸化ケイ素の絶縁層28は、できれば湿度97
0℃の水蒸気中でのトレンチ表面の熱酸化によって形成
するとよい。二酸化ケイ素層28は、化学蒸着によって
形成することもできるが、その場合は被着された二酸化
ケイ素を層の表面から除去することが必要になる。二酸
化ケイ素層28の望寸しい層厚は、できれば30〜10
0ナノメートルとするのがよい。捷た、この二酸化ケイ
素層28の表面に空化ケイ素層30を形成して、側壁の
絶縁特性を改善することが望ましい。この空化ケイ素層
は、通常の化学蒸着法で被着することができる。この♀
化物の厚さは、欠陥の形成を防止するために、約30〜
100ナノメートルの間にすべきである。できれば、後
の部分エピタキシャル再充填ステップ用として空化ケイ
素層の上に追加的二酸化ケイ素層31を被着することが
望ましい。この二酸化ケイ素層31は、50〜500ナ
ノメートルの薄さにすることができる。これはTE01
などの反応体を使ってLPCVD技術で被着することが
できる。
反応性イオン・エツチングによってトレンチ・パターン
の基部から層28.30.31を除去する。この工程の
結果を第1図に示す。
次に、単結晶性半導体材料、典型的な場合にはシリコン
を、トレンチの単結晶性半導体底面からトレンチ・パタ
ーンにエピタキシャル成長させる。
シリコンを成長させる方法は、気固反応系または不均一
反応系による。不均一反応系は、水素、ケイ素、塩素を
含むことが望ましい。特に望ましい系は、上記の相互参
照特許出願に記載されているように、5icfi4、H
2、P+ドーパントB2H6を含むガスにHct注入を
組み合せたものである。エピタキシャル成長トレンチ充
填工程は、充分に迅速なトレンチ充填を行なうために、
約900℃〜1100℃の温度、できれば1000℃で
実施する。好捷しい速度は、毎分007〜0.2 M 
mである。トレンチ・アイソレーションのバイポーラ骨
パターンを形成する場合には、トレンチがかなり深いた
めに、それが極めて好ましい。抵抗率が約0、1〜O,
OOO6ohm−cmのエピタ#’7”’A’充填材料
をもたらすための、B2H6などのドーパント濃度は、
約5 X 17”〜5×1020である。次にこの構造
を加熱すると、基板にP十領域42が生成される。これ
は絶縁構造の一部分を形成することになる。同じ集積回
路基板のトレンチ幅は、例えば1〜300マイクロメー
トルと様々である。実験によると、エピタキシャル・シ
リコンの再充填レベルは、この範囲のトレンチ幅では大
きな変化はないことがわかっており、実験の最大偏差は
約±10チである。この系を甲いた再充填はボイドを含
まず、配向度の高い単結晶成長を示す成長頂面を示した
エピタキシャル層はトレンチ・パターンの基部から、ト
レンチ・パターンの頂部から約0.3〜4マイクロメー
トル以上の所まで伸びている。トレンチ幅が約1マイク
ロメートルのときは0.34、トレンチ幅が約10マイ
クロメートルのときは3゜4である。方程式V=0.3
4xが適用される。ただしyはエピタキシャル層から頂
面までの間隔、Xはトレンチ幅である。好ましいトレン
チ幅の範囲は約10マイクロメートル以下である。この
トレンチのエピタキシャル充填の高さは、次に多結晶シ
リコン充填材料を被着中にボイドが生じないように、ト
レンチの断面積にもとづいて決定する。
この問題の要件と詳細については、次に第5図および第
6図を詳しく考察する際に検討する。トレンチの深さは
、トレンチのどの部分を最終的ポリシリコン再充填のた
めに残すべきかを判断する際に重要な問題ではない。こ
れは、以下で第6図に関連して説明する成長段階の性格
によるものである。第1図のように核形成層44を露出
したエピタキシャル表面に被着して、エピタキシャル層
40の上面、今露出しているトレンチ拳パターンの側壁
、および層24の上面がこの核形成@44で覆われるよ
うにする。所与の成長速度で表面からの均一な成長をも
たらすため、核形成層は多結晶シリコンから構成される
ものを使用することが望ましい。次に多結晶シリコン層
を表面24から除去するのに、次の化学的機械的研摩工
程が有効となるには、この均一な成長が得られるととが
非常に重要である。この核形成層を設けるための好まし
い方法は、LPCVDシステムでS i I−I 4を
使って650℃でポリシリコンを100〜300ナノメ
ートルの厚さに被着することを伴うものである。
好ましい量は200ナノメートルである。
次のステップは、第2図のように多結晶シリコン層46
を被着して、構造内にボイドを形成することなしにトレ
ンチ・パターンを完全に充填することである。ここでP
 l−1= 11.8に調節した3重量%5i02水性
スラリーを使って、ポリシリコン層46を化学的機械的
に研摩する。研摩は、16pSiで所期の時間桁なう。
ポロマー研摩パッドを使って研摩すべきウエノ・を16
psiで回転できるように押しつけて、ポリシリコン層
の盛り上った部分を除去させる。この工程の機構は、完
全にはわかっていないが、ポリシリコンの表面がスラリ
ーによって加水分解され、SiO□スラリーと研摩パッ
ドの作用によって研摩されるのは、このより軟かい物質
であると考えられている。
次にプラズマ・エツチングなどを利用して、結晶シリコ
ンの一部分をトレンチ・パターンカラ除去して、第3図
に示した構造を生成することができる。ここで多結晶シ
リコン層・16の熱酸化によって二酸化ケイ素キャツピ
ング層を形成することができる。その結果得られるキャ
ツピング層を、第4図に層48として示しである。
第5図は、エピタキシャル・シリコンによって部分的に
充填されたトレンチの上にコンフォーマル(同形)な多
結晶シリコン層を形成する問題を概略的に図示したもの
である。第6図は、時間を変えた5図のポリシリコン再
充填実験で観察された、再充填レベルとトレンチ幅の関
係を示す曲線である。詳細な実験は、下記の実験■〜V
に示しである。シリコン基板に様々な幅のトレンチを形
成し、異なるレベルまで充填されるようにした。
トレンチと再充填の開裂断面の走査式電子顕微鏡写真を
撮った。写真から測定を行なって、第6図と第1表−第
7表に示したデータを得た。第6図では、挿入図として
後でもつと詳しく説明するデータに添えて観察された再
充填の重要な各成長段階の概略図を示しである。
ポリシリコン再充填でボイドをなくすには、第6図で定
義されるようなコンフォーマルな成長体制を逸脱しない
ことが重要である。この体制は、曲線のデータと原点を
通って引いた直線50よりも下の部分を含む状態を含む
ものである。この直線50は一次方程式y=o、34x
で表現できる。
ただしyは最初のボイドが形成され得る「再充填レベル
」であり、Xは「トレンチ幅」である。側壁の成長がト
レンチ底面で交わって、初期尖点ないし急勾配のV字形
再充填を形成するときに、ボイドが形成され得る。再充
填速度は、この側壁面の初期交点で急激に増大すること
が観察される。
この速度は第6図から、各データについて実現された再
充填レベルを、図中に示されている実験と関連する時間
で割ることによって得ることができる。第6図のグラフ
は曲線60=3.3分;曲線62−5分;曲線64=6
.6分;曲線66=10分;曲@68 = 15分であ
る。ボイドが形成されるのは、この最終閉鎖段階である
。僅かだけ整合しない表面が交わって合し、蒸着ガスが
それ以上近づくのを妨げるときに、ボイドができる。観
察されるボイドは、壁面の凹凸を形成するポリシリコン
微結晶のオーダー(約200ナノメートル以下)であり
、失点と整列した継目に沿ってランダムに生じることが
観察される。この失点は、トレンチの中心を走る。との
凹部はトレンチの交差部と所与の幅のトレンチにとって
対角線語離がより大きくなる隅でより目立つことがある
第6図に示されているような所与の幅のトレンチが丁度
充填されるレベルでは、トレンチの隅と交差部は、充填
不足となる。したがって、必要な充填レベルは、トレン
チ形状の隅または交差部にみられる最も幅広いトレンチ
寸法をもとにして決めるべきである。また、局部的非平
面性を減らすには、トレンチを少し過剰に充填すること
が望ましいこともわかっている。(失点減少)コンフォ
ーマル(同形)体制での成長の運動学的特徴は、ポリシ
リコン核形成層44から垂直に測ったポリシリコンの直
線速度がほぼ一定であり、ポリシリコン再充填がコンフ
ォーマル(同形)で、トレンチの垂直面および水平面か
ら測った厚さが等しいことである。したがって、コンフ
ォーマル体制のままで所期の再充填レベルを実現するこ
とが重要である。このコンフォーマル体制のitでは、
ボイドは形成されない。
第6図のデータを使って、幅約1〜10マイクロメート
ルのトレンチでコンフォーマル(同形)成長が起こる、
トレンチの深さを決定する。ただし、同じウェハ上にも
っと小さな幅のトレンチが共存する場合、その中でもコ
ンフォーマル(同形)な成長が起こっているので、30
0マイクロメートルまたはそれ以上などそれよりも大き
な幅のトレンチも含まれ得ることを理解すべきである。
かかる大きな幅のトレンチの側壁閉鎖は、より小さなト
レンチが充分に充填されるまで起こらず、ボイドは形成
されないはずである。
第5図は、問題とその解決方法、すなわち上記のような
ボイドのないエピタキシャル・シリコンでまず部分的に
再充填する方法を示したものであり、初期尖点形成なら
びに、続いて起こる付随的な急速なボイドを取り込む再
充填速度が回避されるように、第6図から、ポリシリコ
ンで充填される残りの部分が決定される。
第5図は、その他に下記第6図に示す例とデータの有用
性を例示した表で論じられている測定値と数量を概略的
に定義している。
下記の例は、単に本発明を理解しやすくするために含め
たものであり、当業者なら本発明の精神と範囲から外れ
ることなく、変更を加えることができるはずである。
例  I 第1表に示した幅をもつ一連のトレンチを形成するため
にセットされたマスクを使って、シリコン基板上の二酸
化ケイ素層を覆うフォトレジスト層を露光させた。標準
的なリソグラフィー技術とエツチング技術を用いて、二
酸化ケイ素層にこの所期のパターンを形成した。CF4
−4(2の使用を伴う反応性イオン・エツチング法を使
って、各トレンチ幅について第1表に示した幅のトレン
チを形成した。カリフォルニア州すンタ・クララのAp
pl ied Materials社製のエピタキシャ
ルAMC7000反応器を使って、常圧で多結晶シリコ
ンを被着させた。まず、窒素ガスを次に水素ガスを使っ
て、ウェハを入れた反応器から空気を追い出した。反応
器を1000℃の温度に加熱した。
反応性ガス5id4とドーパントB2H6を、反応器に
流し込んだ。5icn4流星は20 psigのH2〜
S + c A 4で51pm (リットル7分)(室
温の気泡管)であり、B2H6流星は60ppm のも
のが8.51pmであった。ポリシリコン被着速度は、
約022マイクロメートル/分であった。0.003 
chm−(2)の抵抗率が得られた。再充填工程は5分
間続けた。
被着後に、反応器を水素で次に窒素で浄化した。
サンプルを異なる幅のトレンチ・セットに割って、走査
式電子顕微鏡(SBM)法で再充填の断面図を得た。写
真から測定を行なって、異々な幅のトレンチの再充填速
度を決定し、再充填の性質を決定した。これらの測定値
を第1表に示す。
第■例 第1例と同じ方法を使って、10分間再充填工程を続け
た。また、トレンチ幅とトレンチ深さは第■表に示すが
、第1例とは少し異なっている。
この過程の結果を第1例のようにして測定した。
第m例 第■表に示したトレンチ幅とトレンチ深さを使って、第
1例の過程を繰り返し、15分間再充填工程を続けた。
その結果得られた充填構造を第1例のようにして測定し
、結果を第■表に示した。
第V例 第■表に示したトレンチ幅とトレンチ深さを使って、第
m例の工程を繰り返し、3.3分間再充填工程を続けた
。その結果得られた充填構造を第m例のようにして測定
し、結果を第■表に示した。
第V例 第7表に示したトレンチ幅とトレンチ深さを使って第V
例の工程を繰シ返し、66分間再充填工程を続けた。そ
の結果得られた充填構造を第V例のようにして測定し、
結果を第7表に示した。
表■ トレンチ幅            全体再充填(11
m)                 (μm)1.
36                4.51.56
                2.51、7   
              1.32.2     
            .74.6        
         .8表■ トレンチ幅            全体再充填(μm
)                 (μm)1、3
5                6.21・75.
8 2、2                5.252・
83.0 3°26                1.B3、
28                1.35.02
               14第■表ないし第7
表で得られたデータを第6図にプロットした。ポリシリ
コン再充填でボイドをなくすることは、第6図に示すよ
うにコンフォーマル(同形)成長体系を逸脱しないこと
によって実現される。コンフォーマル(同形)な成長の
条件は、式y=0.34xで表される線5oより下にあ
ることである。
本発明をその良好な実施例に則して具体的に示し説明し
てきたが、当業者なら了解できるように、本発明の精神
と範囲から外れることなしに、形状および細部に上記の
およびその他の変更を加えることができる。例えば、絶
縁トレンチ・パターン内に、本明細書の主な例で説明し
たようなバイポーラ装置ではなく、MO8FET装置を
形成することができる。MO,5FET装置を使用する
場合、当業者なら了解できるように、エピタキシャル層
が存在することも存在しないこともある。エピタキシャ
ル層を使用しない場合は、絶縁パターンの深さを減らす
ことができる。
〔発明の効果〕
本発明の方法によればボイドのないアイソレーション分
離を単結晶シリコン本体中に形成することができる。本
発明の半導体装置はボイドのないアイソレーション分離
を有するため高信頼性及び高集積化を得ることができる
【図面の簡単な説明】
第1図ないし第5図は、単結晶性半導体本体にボイドの
ない絶縁構造を形成するための本発明の方法を示すもの
である。 第6図は、ボイドを形成させずに、トレンチ・パターン
の頂部を多結晶シリコンで充填することの問題点と解決
方法を示すものである。 第7図は、半導体材料のエピタキシャル成長を利用して
形成された、先行技術にもとづく充填されたトレンチ構
造を示すものである。 第8図は、多結晶シリコンを用いて充填された先行技術
にもとづくトレンチの図である。 28・・・・二酸化ケイ素層、3o・・・・窒化ケイ素
層、31・・・・二酸化ケイ素層、40・・・・エピタ
キシャル層、46・・・・多結晶シリコン層。

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁層の側壁と単結晶シリコンの底面を備えた、
    側面がほぼ垂直なトレンチのパターンを用意すること、 該トレンチ中で該単結晶シリコン底面から単結晶シリコ
    ンをエピタキシャル成長させること、該単結晶の成長を
    該トレンチの頂面から約0.3〜4.0マイクロメート
    ルの所で終わらせること、該トレンチを含む表面および
    該トレンチ中に、該トレンチが充填されるまで多結晶シ
    リコンを被着させること、 からなる、単結晶シリコン本体中にボイドのないアイソ
    レーシヨン構造を形成する方法。
  2. (2)半導体本体内の側面がほぼ垂直なトレンチのパタ
    ーン、 該トレンチの側壁上の第1の絶縁層、 該トレンチの基部から延び、該トレンチを該トレンチの
    上面から約0.3〜4.0マイクロメートルの所まで埋
    めるエピタキシャル層、 該エピタキシャル層上の多結晶シリコン層、および 該トレンチパターンを周囲から絶縁する、該多結晶シリ
    コン層上の第2の絶縁層からなる、ボイドのないアイソ
    レーシヨンされた半導体装置。
JP60064031A 1984-06-25 1985-03-29 アイソレーション構造の形成方法 Granted JPS6113643A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US624425 1984-06-25
US06/624,425 US4528047A (en) 1984-06-25 1984-06-25 Method for forming a void free isolation structure utilizing etch and refill techniques

Publications (2)

Publication Number Publication Date
JPS6113643A true JPS6113643A (ja) 1986-01-21
JPH0344417B2 JPH0344417B2 (ja) 1991-07-05

Family

ID=24501967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60064031A Granted JPS6113643A (ja) 1984-06-25 1985-03-29 アイソレーション構造の形成方法

Country Status (4)

Country Link
US (1) US4528047A (ja)
EP (1) EP0166140B1 (ja)
JP (1) JPS6113643A (ja)
DE (1) DE3584739D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168032A (ja) * 1986-12-22 1988-07-12 テキサス インスツルメンツ インコーポレイテツド 集積回路分離方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2104722B (en) * 1981-06-25 1985-04-24 Suwa Seikosha Kk Mos semiconductor device and method of manufacturing the same
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
US4526631A (en) * 1984-06-25 1985-07-02 International Business Machines Corporation Method for forming a void free isolation pattern utilizing etch and refill techniques
US4689656A (en) * 1984-06-25 1987-08-25 International Business Machines Corporation Method for forming a void free isolation pattern and resulting structure
JPS6126261A (ja) * 1984-07-16 1986-02-05 Nippon Telegr & Teleph Corp <Ntt> 縦形mos電界効果トランジスタの製造方法
US4656497A (en) * 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
USH204H (en) 1984-11-29 1987-02-03 At&T Bell Laboratories Method for implanting the sidewalls of isolation trenches
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4983226A (en) * 1985-02-14 1991-01-08 Texas Instruments, Incorporated Defect free trench isolation devices and method of fabrication
US4626317A (en) * 1985-04-03 1986-12-02 Advanced Micro Devices, Inc. Method for planarizing an isolation slot in an integrated circuit structure
US4795679A (en) * 1985-05-22 1989-01-03 North American Philips Corporation Monocrystalline silicon layers on substrates
US4714520A (en) * 1985-07-25 1987-12-22 Advanced Micro Devices, Inc. Method for filling a trench in an integrated circuit structure without producing voids
EP0214512A3 (en) * 1985-09-05 1990-06-13 EASTMAN KODAK COMPANY (a New Jersey corporation) Expitaxially grown isolation device
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US4711017A (en) * 1986-03-03 1987-12-08 Trw Inc. Formation of buried diffusion devices
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
JPH07105436B2 (ja) * 1986-07-18 1995-11-13 株式会社東芝 半導体装置の製造方法
US4980747A (en) * 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
US4820653A (en) * 1988-02-12 1989-04-11 American Telephone And Telegraph Company Technique for fabricating complementary dielectrically isolated wafer
US4847214A (en) * 1988-04-18 1989-07-11 Motorola Inc. Method for filling trenches from a seed layer
JPH0727974B2 (ja) * 1988-04-26 1995-03-29 三菱電機株式会社 半導体記憶装置の製造方法
US4876214A (en) * 1988-06-02 1989-10-24 Tektronix, Inc. Method for fabricating an isolation region in a semiconductor substrate
US4926233A (en) * 1988-06-29 1990-05-15 Texas Instruments Incorporated Merged trench bipolar-CMOS transistor fabrication process
US4929996A (en) * 1988-06-29 1990-05-29 Texas Instruments Incorporated Trench bipolar transistor
US4853344A (en) * 1988-08-12 1989-08-01 Advanced Micro Devices, Inc. Method of integrated circuit isolation oxidizing walls of isolation slot, growing expitaxial layer over isolation slot, and oxidizing epitaxial layer over isolation slot
US4994407A (en) * 1988-09-20 1991-02-19 Rockwell International Corporation Radiation hardened field oxides for NMOS and CMOS-bulk and process for forming
US5008208A (en) * 1988-12-07 1991-04-16 Honeywell Inc. Method of making planarized, self-aligned bipolar integrated circuits
US5061653A (en) * 1989-02-22 1991-10-29 Texas Instruments Incorporated Trench isolation process
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5017999A (en) * 1989-06-30 1991-05-21 Honeywell Inc. Method for forming variable width isolation structures
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
US5106777A (en) * 1989-09-27 1992-04-21 Texas Instruments Incorporated Trench isolation process with reduced topography
US5148257A (en) * 1989-12-20 1992-09-15 Nec Corporation Semiconductor device having u-groove
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
JPH07326664A (ja) * 1994-05-31 1995-12-12 Fuji Electric Co Ltd ウエハの誘電体分離溝の充填方法
US5693971A (en) * 1994-07-14 1997-12-02 Micron Technology, Inc. Combined trench and field isolation structure for semiconductor devices
US5960300A (en) * 1994-12-20 1999-09-28 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
US5614054A (en) * 1994-12-22 1997-03-25 General Electric Company Process for removing a thermal barrier coating
US5723380A (en) * 1996-03-25 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of approach to improve metal lithography and via-plug integration
US6333274B2 (en) 1998-03-31 2001-12-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
DE69930099T2 (de) * 1999-04-09 2006-08-31 Stmicroelectronics S.R.L., Agrate Brianza Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe
KR20020056659A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리절연막 형성방법
KR20020083768A (ko) * 2001-04-30 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20020084948A (ko) * 2001-05-03 2002-11-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US6436791B1 (en) 2001-06-14 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing a very deep STI (shallow trench isolation)
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
DE10233208A1 (de) * 2002-07-22 2004-03-04 Infineon Technologies Ag Halbleiterbauelement mit Grabenisolierung sowie zugehöriges Herstellungsverfahren
EP1563544A1 (en) * 2002-11-12 2005-08-17 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in cmos image sensors
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
KR20040055346A (ko) 2002-12-20 2004-06-26 아남반도체 주식회사 반도체 소자의 트렌치 형성 방법
US7279770B2 (en) 2004-08-26 2007-10-09 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US8673706B2 (en) * 2004-09-01 2014-03-18 Micron Technology, Inc. Methods of forming layers comprising epitaxial silicon
US7531395B2 (en) * 2004-09-01 2009-05-12 Micron Technology, Inc. Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
US7132355B2 (en) * 2004-09-01 2006-11-07 Micron Technology, Inc. Method of forming a layer comprising epitaxial silicon and a field effect transistor
WO2007040255A1 (ja) * 2005-10-06 2007-04-12 Sumco Corporation 半導体基板およびその製造方法
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
CN102117763A (zh) * 2010-01-06 2011-07-06 上海华虹Nec电子有限公司 获得倾斜沟槽结构或改变沟槽结构倾斜角的制作工艺方法
CN119314943A (zh) * 2024-12-13 2025-01-14 荣芯半导体(淮安)有限公司 深槽隔离结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566449A (en) * 1979-06-28 1981-01-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
JPS569333A (en) * 1979-07-03 1981-01-30 Daido Steel Co Ltd Positioner for material to be heated
JPS5666055A (en) * 1979-10-22 1981-06-04 Ibm Semiconductor array
JPS56137647A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor and its manufacture
JPS5898943A (ja) * 1981-12-09 1983-06-13 Nec Corp 半導体装置の製造方法
JPS58140137A (ja) * 1982-02-16 1983-08-19 Nec Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3661636A (en) * 1970-04-22 1972-05-09 Ibm Process for forming uniform and smooth surfaces
US3956033A (en) * 1974-01-03 1976-05-11 Motorola, Inc. Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector
US3969168A (en) * 1974-02-28 1976-07-13 Motorola, Inc. Method for filling grooves and moats used on semiconductor devices
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
JPS5851533A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 半導体装置の製造方法
JPS58192346A (ja) * 1982-05-06 1983-11-09 Toshiba Corp 半導体装置の製造方法
US4473598A (en) * 1982-06-30 1984-09-25 International Business Machines Corporation Method of filling trenches with silicon and structures
US4526631A (en) * 1984-06-25 1985-07-02 International Business Machines Corporation Method for forming a void free isolation pattern utilizing etch and refill techniques

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566449A (en) * 1979-06-28 1981-01-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
JPS569333A (en) * 1979-07-03 1981-01-30 Daido Steel Co Ltd Positioner for material to be heated
JPS5666055A (en) * 1979-10-22 1981-06-04 Ibm Semiconductor array
JPS56137647A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor and its manufacture
JPS5898943A (ja) * 1981-12-09 1983-06-13 Nec Corp 半導体装置の製造方法
JPS58140137A (ja) * 1982-02-16 1983-08-19 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168032A (ja) * 1986-12-22 1988-07-12 テキサス インスツルメンツ インコーポレイテツド 集積回路分離方法

Also Published As

Publication number Publication date
EP0166140B1 (en) 1991-11-27
EP0166140A3 (en) 1989-06-14
US4528047A (en) 1985-07-09
JPH0344417B2 (ja) 1991-07-05
DE3584739D1 (de) 1992-01-09
EP0166140A2 (en) 1986-01-02

Similar Documents

Publication Publication Date Title
JPS6113643A (ja) アイソレーション構造の形成方法
US4274909A (en) Method for forming ultra fine deep dielectric isolation
US4771328A (en) Semiconductor device and process
US4630356A (en) Method of forming recessed oxide isolation with reduced steepness of the birds&#39; neck
US4454647A (en) Isolation for high density integrated circuits
US4758531A (en) Method of making defect free silicon islands using SEG
US4454646A (en) Isolation for high density integrated circuits
US4688069A (en) Isolation for high density integrated circuits
US4056413A (en) Etching method for flattening a silicon substrate utilizing an anisotropic alkali etchant
US5108946A (en) Method of forming planar isolation regions
JPH0586660B2 (ja)
US3998673A (en) Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
JPH0697666B2 (ja) マルチレベル・エピタキシャル構造を用いた半導体デバイス構造体及びその製造方法
JPH0344419B2 (ja)
EP0068275B1 (en) Method for producing semiconductor devices including the use of reactive ion etching
US4680614A (en) Planar void free isolation structure
JP2000058802A (ja) Soiウェハの製造方法
US5034342A (en) Method of forming semiconductor stalk structure by epitaxial growth in trench
JPH05849B2 (ja)
USRE34400E (en) Method for fabricating isolation region in semiconductor devices
JPS6020530A (ja) 素子分離領域の形成方法
JPS59108325A (ja) 半導体装置の製造方法
EP0137195B1 (en) Dielectric isolated circuit and method of making
JPH05114646A (ja) 半導体装置の製造方法
US4975759A (en) Semiconductive stalk structure