JPS61138331A - デ−タ受信制御方式 - Google Patents

デ−タ受信制御方式

Info

Publication number
JPS61138331A
JPS61138331A JP59260554A JP26055484A JPS61138331A JP S61138331 A JPS61138331 A JP S61138331A JP 59260554 A JP59260554 A JP 59260554A JP 26055484 A JP26055484 A JP 26055484A JP S61138331 A JPS61138331 A JP S61138331A
Authority
JP
Japan
Prior art keywords
memory
data
area
buffer
control information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59260554A
Other languages
English (en)
Other versions
JPH0120774B2 (ja
Inventor
Hiroshi Inagaki
宏 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59260554A priority Critical patent/JPS61138331A/ja
Publication of JPS61138331A publication Critical patent/JPS61138331A/ja
Publication of JPH0120774B2 publication Critical patent/JPH0120774B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 ゛ 本発明は他′の装置からデータを受信する制御装2
 置において、バ・ソファメモリ不足情報を、相手装置
に通報□するデータ□受信制御方式の改良に関する。
7データな受信す“る制御装置において、受信バッファ
の残り容′査が少゛なくなったとき゛、相手装置K。
これを通知す:るが、その際、バッファメモリの容量確
保の対策A=mまれでいる。
〔従来の技術〕
従来例を第2図によって説明する。第2図は従′莱例を
説明するブロヅク図できる。
制御装置1は、□回線2によって他の制御装置3楡結ば
れてお□すJこの両者の藺でデータの送受信゛ が拘わ
れる。hお制御部装置lは、プロセサ4を内蔵する。デ
]りを送受信する制御手順としてはHDLC(Hlgh
−1evel Data Link Controlや
X・25(CCITT規格)などがある。このような制
御手順により一制御装置3から制御装置1ヘデータを送
信する場合を例として説明する。
制御装置3□1ま、制御装置IK対し、先す“送信開送
信制御部6を起動する。送信制御部6は、メモリ内の応
答信号UAを取出し、これをボート部8から回#2へ送
出する。これを受けた制御装置3によってデータDI−
Dnの送信が開始される。
制御装置lにおいて、まず受信されたデータD1は、ボ
ート部8な経て、受信制御部9へ送られて、バッファメ
モリlOに格納される。このデータの格納制御は、バッ
ファ管理部5によって行われる。
即ちデータD、は、メモリ管理テーブル11の第1項の
アドレスポインタA、によって指示されるfJ 域B 
r K 1格納される。このようにバ・ソファ管理部5
はメモリ管理テーブルllを用いて、バ・ノファメモリ
lOを管理する。バックアメモリlOの残り容量が充分
有るとき、バッファ管理部5は、信号OKを送信制御部
6へ送出する。これを受けた送信制御部6は、メモリ7
内の制御情報RR(Receive Read7)を取
出し、これを回線2へ送信する。
この制御部@RRを受けた制御装置1.3からは、引続
きデータD、が送出される。これを受信した制御装置1
では、受信したデータD、を、前記と同一手段により、
バ・ソファメモリ10の領域B!に格納する。
引続き次のデータD、を受信して、これを領域B、 V
C格納した際、バッファメモリ10の残り領域が少なく
なったとき、バッファ管理部5は、信号NGを送信制御
部6へ送出する。これを受けた送信制御部6は、メモリ
7内の制御情報RNR(Receive Not  R
ecd7)を取出し、これを回線2へ送出して制御装置
3に、受信不能(バッファ容量不足)な、通報する。
なお、メモリ7内の制御情報UA、RR,及びに RNRは、送信値先立ちプロセサ4によって、予め設定
される。
〔発明が解決しようとする問題点〕
以上で明らかなように、従来方式では、伝送制御用のメ
モリ領域を必要とする問題点があった。
〔問題点を解決するための手段〕
上記の問題点は、バッファメモリ及び該バッファメモリ
の残り容量が所定値に達したことな報せる制御情報を発
する手段を有する第1の装置と第、2の装置とが回線で
結ばれたシステム(おいて、前記制御情報を前記バッフ
ァメモリに格納する手段と、該格納された制御情報を、
前記第2の装置へ送出する手段とを前記第1の装置に設
け、前記第2の装置からの受信データを前記バ・ソファ
メモリに格納した前記第1の処理装置は、該バッファメ
モリの残り容量が所定値に達したとき、前記受信データ
に引続いて受信した第2の受信データを前記バッファメ
モリの残り領域に曹込んだのち、前記制御情報を該残り
領域に書込み、該書込まれた制御情報な前記第2の装置
へ送出して、受信不能を通知する本発明のデータ受信制
御方式によって解決される。
〔作用〕
以上のように本発明は、伝送制御手順用制御情報を、デ
ータ受信用バッファに書込む手段を有するので端末機等
のメモリ容量な節減できる。
〔実施例〕
以下、本発明な図面によって説明する。第1図は本発明
の一実施例を説明するプロ・ンク図である。
第1図は、制御装置1が制御装置3からデータD、を受
信し、これをバッファメモリー0の領域B2に格納した
状態を示している。
この時点でバッファ管理部5が、バッファメモリ10の
残り容量が少なくなったことを検出した制御装置3から
は、引続きデータD、が送出されてくる。
このデータD、は、バ・ノファメモリlOの領域B、に
、一旦格納されるが、このときバ・ソファ制御部5は、
レジスター2内の信号NGを、プロセサ4へ送出する。
プロセサ4は、バッファメモリー0の領域Bs即ち既に
データD、が書込まれている領域に、制電 御情報RNRな、1箪して書込んだのち、送信制御部6
を起動する。送信制御部6は、バ・ンファメモリ10の
領域B、の制御情報RNRを、回IIJ2へ送出して、
制御装置3に、受信不能を通知する。
このように本発明は、制御情報書込用のメモリを必要と
しない。
〔発明の効果〕
本発明は、端末機のバッファメモリを有効に利用できる
効果を有する。
4、面の簡単な説明 第1図は本発明の一実施例を説明するブロック図、 第2図は従来例な説明するブロック図、図において1.
3は制御装置、2は回線、4はプロセサ、5はバlファ
制御部、6は送信制御部、7はメモリ、8はポート部、
9は受信制御部、10はバッファメモリ、11はバッフ
ァ管理テ、−プル、12はレジスタを示す。

Claims (1)

    【特許請求の範囲】
  1. バッファメモリ及び該バッファメモリの残り容量が所定
    値に達したことを報せる制御情報を発する手段を有する
    第1の装置と第2の装置とが回線で結ばれたシステムに
    おいて、前記制御情報を前記バッファメモリに格納する
    手段と、該格納された制御情報を前記第2の装置へ送出
    する手段とを備え、前記第2の装置からの受信データを
    前記バッファメモリに格納した前記第1の処理装置は、
    該バッファメモリの残り容量が所定値に達したとき、前
    記第1の装置は、前記受信データに引続いて受信した第
    2の受信データを前記バッファメモリの残り領域に書込
    んだのち、前記制御情報を該残り領域に書込み、該書込
    まれた制御情報を前記第2の装置へ送出して受信不能を
    通知することを特徴とするデータ受信制御方式。
JP59260554A 1984-12-10 1984-12-10 デ−タ受信制御方式 Granted JPS61138331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59260554A JPS61138331A (ja) 1984-12-10 1984-12-10 デ−タ受信制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59260554A JPS61138331A (ja) 1984-12-10 1984-12-10 デ−タ受信制御方式

Publications (2)

Publication Number Publication Date
JPS61138331A true JPS61138331A (ja) 1986-06-25
JPH0120774B2 JPH0120774B2 (ja) 1989-04-18

Family

ID=17349569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59260554A Granted JPS61138331A (ja) 1984-12-10 1984-12-10 デ−タ受信制御方式

Country Status (1)

Country Link
JP (1) JPS61138331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481552A (en) * 1987-09-24 1989-03-27 Nec Corp Link layer control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481552A (en) * 1987-09-24 1989-03-27 Nec Corp Link layer control system

Also Published As

Publication number Publication date
JPH0120774B2 (ja) 1989-04-18

Similar Documents

Publication Publication Date Title
JPS61138331A (ja) デ−タ受信制御方式
JPH026263B2 (ja)
JPH0115100B2 (ja)
JPS6027256A (ja) パケツト交換機の切替方式
JPS63191439A (ja) 通信制御装置のデ−タ送信方式
JP2944193B2 (ja) データ受信装置
JPH0234518B2 (ja)
JPH01222538A (ja) 送信リトライ制御方式
JPS5994948A (ja) デ−タ転送制御装置
JPS61191144A (ja) 通信制御装置
JPS55147745A (en) Data transfer unit between memory units
JPS63260235A (ja) 送信制御方式
JPH0476148B2 (ja)
JPH06309266A (ja) データ転送方法
JPS61210464A (ja) デ−タ緩衝装置
JPS61260350A (ja) 並列処理制御方式
JPH0273442A (ja) データ処理装置
JPS635452A (ja) 伝送制御装置
JPS5680724A (en) Dma control system of data processing system
JPH01276870A (ja) ファクシミリ受信機
JPH0316823B2 (ja)
JPH01234962A (ja) バス制御方式
JPH063928B2 (ja) 通信装置
JPH04163664A (ja) 分散メモリ型の並列計算機システム
JPS62133538A (ja) プログラム蓄積方式