JPS61145530A - 薄膜トランジスタアレイの製造方法 - Google Patents
薄膜トランジスタアレイの製造方法Info
- Publication number
- JPS61145530A JPS61145530A JP59267833A JP26783384A JPS61145530A JP S61145530 A JPS61145530 A JP S61145530A JP 59267833 A JP59267833 A JP 59267833A JP 26783384 A JP26783384 A JP 26783384A JP S61145530 A JPS61145530 A JP S61145530A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- film transistor
- etched
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010408 film Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011521 glass Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000002253 acid Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 239000010936 titanium Substances 0.000 abstract description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052719 titanium Inorganic materials 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 229910052715 tantalum Inorganic materials 0.000 abstract description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000011259 mixed solution Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 241001349592 Benincasa fistulosa Species 0.000 description 2
- 235000015866 Citrullus vulgaris var fistulosus Nutrition 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 208000003028 Stuttering Diseases 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N hydrochloric acid Substances Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶表示装置に用いられる薄膜トランジスタ
アレイの製造方法に関し、特にスループ、トの高いウェ
、トエ、チング法を用いる薄膜トランジスタアレイの製
造方法に関する。
アレイの製造方法に関し、特にスループ、トの高いウェ
、トエ、チング法を用いる薄膜トランジスタアレイの製
造方法に関する。
（従来技術とその問題点）
近年、オフィスオートメーションの進展忙伴い、マンマ
シンインターフェイスとしての表示デバイスの画素数の
大容量化が活発に進められている。
シンインターフェイスとしての表示デバイスの画素数の
大容量化が活発に進められている。
液晶ディスプレイにおいても液晶をスイッチングするた
めの薄膜トランジスタアレイの開発が盛んである。
めの薄膜トランジスタアレイの開発が盛んである。
従来の液晶表示用薄膜トランジスタアレイの製造方法の
１列として特願昭５８−１２６７２５に示されたものが
知られている。第２図（ａ）〜（ｈ）に、前記従来の薄
膜トランジスタアレイの製造方法を説明するために１薄
膜トランジスタの製造方法を工程順に表わした断面図を
示す。
１列として特願昭５８−１２６７２５に示されたものが
知られている。第２図（ａ）〜（ｈ）に、前記従来の薄
膜トランジスタアレイの製造方法を説明するために１薄
膜トランジスタの製造方法を工程順に表わした断面図を
示す。
仁の製造方法は絶縁基板１上にゲート電極３を形成し〔
第２図（ａ）〕、所定のパターンにエツチングする〔第
２図（ｂ）〕。その後その上にゲート絶縁膜４及び半導
体膜５を形成し［３８２図（Ｃ）〕、半導体膜を所定パ
ターンにエツチングするＣ８２図（ｄ））。
第２図（ａ）〕、所定のパターンにエツチングする〔第
２図（ｂ）〕。その後その上にゲート絶縁膜４及び半導
体膜５を形成し［３８２図（Ｃ）〕、半導体膜を所定パ
ターンにエツチングするＣ８２図（ｄ））。
そり後、全上図にドレイン及びソース電極となる金属薄
膜６を形成し〔第２図（ｅ）〕、チャンネルとなる半導
体層５を板う部分に金属薄膜６を残して不要部分をエツ
チングにより除去する〔第２図（ｆ）〕。
膜６を形成し〔第２図（ｅ）〕、チャンネルとなる半導
体層５を板う部分に金属薄膜６を残して不要部分をエツ
チングにより除去する〔第２図（ｆ）〕。
その後全上面に透明電極７を形成する〔第２図（２）〕
。
。
そして最後に、エツチングにより透明電極７を所望パタ
ーンにパターニングすると同時にチャンネルとしての半
導体層５上の金属薄ｊＩ！６を除去し、ドレイン電極８
とソース電極９とを形成する〔第２図（ｈ）〕こと必ら
構成される。なお液晶ディスプレイパネルは、透過型、
反射型両方で使用できるのが望ましくまた安価である点
ホら絶縁基板１として通常ガラス基板が使用される。ま
た半導体層５として岐、トランジスタ特性の点心らアモ
ルファスシリコンやポリシリコンが適している。
ーンにパターニングすると同時にチャンネルとしての半
導体層５上の金属薄ｊＩ！６を除去し、ドレイン電極８
とソース電極９とを形成する〔第２図（ｈ）〕こと必ら
構成される。なお液晶ディスプレイパネルは、透過型、
反射型両方で使用できるのが望ましくまた安価である点
ホら絶縁基板１として通常ガラス基板が使用される。ま
た半導体層５として岐、トランジスタ特性の点心らアモ
ルファスシリコンやポリシリコンが適している。
従来の製造方法において半導体層５のエツチングをウェ
、トエ、チングで行なう際に半導体層５がアモルファス
シリコンやポリシリコンの場合には、フッ素と硝酸の混
合液を用いるためガラス基極１もエツチングされてしま
いガラス基板忙〈もりが生ずる。このためこの製造方法
を用いた薄膜トランジスタアレイを液晶ディスプレイに
用いるとガラス基板のくもりにより表示品質が著しく低
下するといつ間ｌ［が生ずる１、また、半導体層をつ１
、トエ、チングするときガラス基板１の裏面をレジスト
等でカバーする方法は、）、ｌＩや硝酸に対するレジス
トの耐性が低いためレジストがはがれ易くやはりガラス
基板１がエツチングされる確率が高いこと、裏面にレジ
ストを塗布するとき表面が汚れ易い等の問題点がある。
、トエ、チングで行なう際に半導体層５がアモルファス
シリコンやポリシリコンの場合には、フッ素と硝酸の混
合液を用いるためガラス基極１もエツチングされてしま
いガラス基板忙〈もりが生ずる。このためこの製造方法
を用いた薄膜トランジスタアレイを液晶ディスプレイに
用いるとガラス基板のくもりにより表示品質が著しく低
下するといつ間ｌ［が生ずる１、また、半導体層をつ１
、トエ、チングするときガラス基板１の裏面をレジスト
等でカバーする方法は、）、ｌＩや硝酸に対するレジス
トの耐性が低いためレジストがはがれ易くやはりガラス
基板１がエツチングされる確率が高いこと、裏面にレジ
ストを塗布するとき表面が汚れ易い等の問題点がある。
なおアモルファスシリコンやポリシリコンのエツチング
にアルカリ系の溶剤を用いるのはエツチングの均一性が
非常に悪く好ましくない〇一方子牛導体層５エツチング
をドライエ、チングで行なえば、裏面が工。
にアルカリ系の溶剤を用いるのはエツチングの均一性が
非常に悪く好ましくない〇一方子牛導体層５エツチング
をドライエ、チングで行なえば、裏面が工。
チングされること社ないが、ドライエ、チング轄つ、、
トエ、チングに比べてスループ、トが悪いという重大な
欠点がある。
トエ、チングに比べてスループ、トが悪いという重大な
欠点がある。
（発明の目的）
本発明は、このような従来の欠点を除去し、スループッ
トが良くしかも表示品質の良い薄膜トランジスタアレイ
の製造方法を提供することにある。
トが良くしかも表示品質の良い薄膜トランジスタアレイ
の製造方法を提供することにある。
（発明の構成）
本発明は、スイッチング用薄膜トランジスタアレイの製
造方法において、ガラス基板の少なくとも裏面を耐酸性
の絶縁膜で被覆し、該ガラス基板表面上に薄膜トランジ
スタを形成することを特徴とする薄膜トランジスタアレ
イの製造方法である。
造方法において、ガラス基板の少なくとも裏面を耐酸性
の絶縁膜で被覆し、該ガラス基板表面上に薄膜トランジ
スタを形成することを特徴とする薄膜トランジスタアレ
イの製造方法である。
（構成の詳細な説明）
本発明は上述の構成をとることにより従来技術の問題点
を解決した。本発明を薄膜トランジスタの製造工程順に
示した断面図第１図（ａ）〜（ｈ）により説明する。本
発明の製造方法は、少なくとも裏面にあらかじめ、耐酸
性の絶縁体層２を形成した絶縁基板１上にゲート電極３
を形成し〔第１図（ａ）〕、所定のパターンにエツチン
グする〔第１図（ロ）〕。
を解決した。本発明を薄膜トランジスタの製造工程順に
示した断面図第１図（ａ）〜（ｈ）により説明する。本
発明の製造方法は、少なくとも裏面にあらかじめ、耐酸
性の絶縁体層２を形成した絶縁基板１上にゲート電極３
を形成し〔第１図（ａ）〕、所定のパターンにエツチン
グする〔第１図（ロ）〕。
その後その１忙ゲート絶縁膜４及び半導体［５を形成し
〔第１図（Ｃ）〕、半導体膜５を所定パターンにエツチ
ングする〔第１図（ψ〕。その後、全上面にドレイン及
びソー゛ス電極となる金Ｊｌｉ薄腹６を形成し〔第１１
ｉ￥１（ｅ））、チャンネルとなる半導体Ｍ５を覆う部
分に金ｎＩ智罠６を残して、不要部分の金属薄膜をエツ
チングにより除去する〔第１図（ｆ）〕。
〔第１図（Ｃ）〕、半導体膜５を所定パターンにエツチ
ングする〔第１図（ψ〕。その後、全上面にドレイン及
びソー゛ス電極となる金Ｊｌｉ薄腹６を形成し〔第１１
ｉ￥１（ｅ））、チャンネルとなる半導体Ｍ５を覆う部
分に金ｎＩ智罠６を残して、不要部分の金属薄膜をエツ
チングにより除去する〔第１図（ｆ）〕。
その後全上面に透明電極７を所望パターンにパターニン
グすると同時にチャンネルとしての半導体層５上の金属
薄膜６を除去しドレイン電極８とソース電極９とを形成
する〔第１図缶）〕ことから構成される。したがって半
導体層５を所定パターンにエツチングする工程（５１８
２図（由〕でウェ、トエ、チングしても耐酸性の呻緑体
層２がガラス基板１の裏面を楯っているため、ガラス基
板１は工。
グすると同時にチャンネルとしての半導体層５上の金属
薄膜６を除去しドレイン電極８とソース電極９とを形成
する〔第１図缶）〕ことから構成される。したがって半
導体層５を所定パターンにエツチングする工程（５１８
２図（由〕でウェ、トエ、チングしても耐酸性の呻緑体
層２がガラス基板１の裏面を楯っているため、ガラス基
板１は工。
チングされることはない。
（実施例）
以下本発明の実施例について第１図（ｍｌ−（旬を参照
して詳細に説明する。
して詳細に説明する。
ガラス基板ｌの裏面にタンタル薄膜を蒸着し陽極酸化し
て１０００λのＴａｇ（％を形成し耐酸性の絶緑体層２
とし、その後ゲート電極用メタル３としてチタン１ｏｏ
ｏｉを蒸着し〔第１図（ａ） ） 、フォトレジスト法
により所定のパターンにエツチングしｌ第１１Ｑ（ｂ）
）。チタンのエツチングには、７゜Ｍ！：硝酸：水＝１
：１：１００の混合液を用いた。
て１０００λのＴａｇ（％を形成し耐酸性の絶緑体層２
とし、その後ゲート電極用メタル３としてチタン１ｏｏ
ｏｉを蒸着し〔第１図（ａ） ） 、フォトレジスト法
により所定のパターンにエツチングしｌ第１１Ｑ（ｂ）
）。チタンのエツチングには、７゜Ｍ！：硝酸：水＝１
：１：１００の混合液を用いた。
この工、チンダ液ではガラス基板はほとんど工。
チングされない。本実施例ではゲート電極用金属として
Ｔｉを用いたが他の金属例えばＡ１１Ｔａ ｓＯｒ ％
Ｍｏ ％ Ｗ等を使用できる。これら一般的に用いら
れる配線用金属のエツチング液ではガラスはほとんどエ
ツチングされない。その後その上にゲート絶縁！Ｉ４と
して窒化シリコン膜をｚｓｏｏＡ。
Ｔｉを用いたが他の金属例えばＡ１１Ｔａ ｓＯｒ ％
Ｍｏ ％ Ｗ等を使用できる。これら一般的に用いら
れる配線用金属のエツチング液ではガラスはほとんどエ
ツチングされない。その後その上にゲート絶縁！Ｉ４と
して窒化シリコン膜をｚｓｏｏＡ。
半導体層５としてアモルファスシリコン膜？ ａ ｏ
ｏ □大プラズマＯＶＤ法により連続形成し〔第１図（
Ｃ）〕、フォトレジスト法により所定のパターンにアモ
ルファスシリコンをエツチングした〔第１図（ｄ）〕。
ｏ □大プラズマＯＶＤ法により連続形成し〔第１図（
Ｃ）〕、フォトレジスト法により所定のパターンにアモ
ルファスシリコンをエツチングした〔第１図（ｄ）〕。
アモルファスシリコンのエツチング液には、フ。
ｍ：硝酸：木酢ｉ１［＝１：５：１５の混合液を用いた
。
。
この混合液で従来の製造方法ではガラス基板がエツチン
グされ裏面にくもりが生じたが、本実施例のように耐酸
性の絶縁膜であるＴａｔｏｌを裏面に形成したガラス基
板はまったくエツチングされずしたがって〈吃りは生じ
なかった。なお表面は窒化シリコン膜がついていてアモ
ルファスシリコンよりも充分にエツチング速度が遅いの
でくもりはほとんど生じなかった。その後、全上面にド
レイン及びソース電極となる金属薄膜６としてチタンを
２０００＾形成し〔第１図（６） ） 、チャンネルと
なる半導体層５を覆う部分に金属薄膜６を残して不要部
分をエツチングにより除去した〔第１図（ｆ）〕。工、
チンダ液はゲート電極と同じものを用いた。その後全上
面に透明電極７としてＩ’ｌ’Ｏをアルゴンスパ、り法
でｘｓｏｏ！形成し〔第１図（ｇ）〕、フォトレジスト
法により透明電極７を所望パターンにパターニングする
と同時にチャンネルとしての半導体層５上の金属薄膜６
を除去しドレイン電極８とソース電極９とを形成した〔
第１図（ｈ） ）。Ｉ’ｌ’０の工、チング液Ｋａ塩酸
：水＝１：１の混合液を用いた。Ｉ’Ｉ’Ｏの工、チン
ダ液ではガラス基板はエツチングされなかった。
グされ裏面にくもりが生じたが、本実施例のように耐酸
性の絶縁膜であるＴａｔｏｌを裏面に形成したガラス基
板はまったくエツチングされずしたがって〈吃りは生じ
なかった。なお表面は窒化シリコン膜がついていてアモ
ルファスシリコンよりも充分にエツチング速度が遅いの
でくもりはほとんど生じなかった。その後、全上面にド
レイン及びソース電極となる金属薄膜６としてチタンを
２０００＾形成し〔第１図（６） ） 、チャンネルと
なる半導体層５を覆う部分に金属薄膜６を残して不要部
分をエツチングにより除去した〔第１図（ｆ）〕。工、
チンダ液はゲート電極と同じものを用いた。その後全上
面に透明電極７としてＩ’ｌ’Ｏをアルゴンスパ、り法
でｘｓｏｏ！形成し〔第１図（ｇ）〕、フォトレジスト
法により透明電極７を所望パターンにパターニングする
と同時にチャンネルとしての半導体層５上の金属薄膜６
を除去しドレイン電極８とソース電極９とを形成した〔
第１図（ｈ） ）。Ｉ’ｌ’０の工、チング液Ｋａ塩酸
：水＝１：１の混合液を用いた。Ｉ’Ｉ’Ｏの工、チン
ダ液ではガラス基板はエツチングされなかった。
（発明の効果）
本発明による薄膜トランジスタの製造方法を用いれば、
スループットの良いウェットエツチング法を用いてもガ
ラス基板がエツチングされて、くもりが生ずることはな
い。したがって仁の薄膜トランジスタアレイを用いて液
晶ディスプレイを構成してもＩ！Ｉ質が著しく低下する
ことはない。なお本実施例では耐酸性の絶縁膜として蒸
着タンタルを陽極酸化したＴ勧Ｏ５を用いたが他の製造
方法例えばアルゴンスパッタによるＴａ１Ｏｓも使用で
きるの祉いうまでもない。またＴａ２Ｏ，、の他にＳｉ
ｏ、８１ｓＮ４、Ａ４０ａ等の耐酸性の高い絶縁膜も使
用できるの蝶いうまでもない。
スループットの良いウェットエツチング法を用いてもガ
ラス基板がエツチングされて、くもりが生ずることはな
い。したがって仁の薄膜トランジスタアレイを用いて液
晶ディスプレイを構成してもＩ！Ｉ質が著しく低下する
ことはない。なお本実施例では耐酸性の絶縁膜として蒸
着タンタルを陽極酸化したＴ勧Ｏ５を用いたが他の製造
方法例えばアルゴンスパッタによるＴａ１Ｏｓも使用で
きるの祉いうまでもない。またＴａ２Ｏ，、の他にＳｉ
ｏ、８１ｓＮ４、Ａ４０ａ等の耐酸性の高い絶縁膜も使
用できるの蝶いうまでもない。
以上詳細に述べた通シ、本発明によれば、スループ、ト
が高くしかも液晶ディスプレイの表示品質が良い薄膜ト
ランジスタアレイの製造方法を提供できる。
が高くしかも液晶ディスプレイの表示品質が良い薄膜ト
ランジスタアレイの製造方法を提供できる。
第１図（−〜（旬祉本発明の薄膜トランジスタアレイの
製造工程を示す断面図、第２図（ａ）〜（ｈ）Ｆｉ従来
の薄膜トランジスタアレイの製造工程を示す断面図であ
る。 図において、１・・・絶縁基板、２・・・耐酸性の絶縁
体層、３・・・ゲート電極、４・・・ゲート絶縁膜、５
・・・半導体膜、６・・・ドレイン及びソース電極とな
る金属薄膜、７・・・透明電極、８・・・ドレイン電極
、９・・・ソース電極をそれぞれ示す。 代！＋！１人ブｔコ士 内 原 音 第１ 図 ７Ｉ−２図 （０） （ｆ）（ｂ）
（Ｑ）（Ｃ）
（ｈ）（ｄ） （ｅ）
製造工程を示す断面図、第２図（ａ）〜（ｈ）Ｆｉ従来
の薄膜トランジスタアレイの製造工程を示す断面図であ
る。 図において、１・・・絶縁基板、２・・・耐酸性の絶縁
体層、３・・・ゲート電極、４・・・ゲート絶縁膜、５
・・・半導体膜、６・・・ドレイン及びソース電極とな
る金属薄膜、７・・・透明電極、８・・・ドレイン電極
、９・・・ソース電極をそれぞれ示す。 代！＋！１人ブｔコ士 内 原 音 第１ 図 ７Ｉ−２図 （０） （ｆ）（ｂ）
（Ｑ）（Ｃ）
（ｈ）（ｄ） （ｅ）
Claims (3)
- （１）薄膜トランジスタアレイの製造方法において、ガ
ラス基板の少なくとも裏面を耐酸性の絶縁膜で被覆し該
ガラス基板表面上に薄膜トランジスタを形成することを
特徴とする薄膜トランジスタアレイの製造方法。 - （２）薄膜トランジスタの半導体層がアモルファスシリ
コンないしは多結晶シリコンよりなることを特徴とする
請求範囲第１項記載の薄膜トランジスタアレイの製造方
法。 - （３）耐酸性の絶縁膜がＳｉＯ、Ｓｉ＿３Ｎ＿４、Ａｌ
＿２Ｏ＿３ないしはＴａ＿２Ｏ＿３薄膜よりなることを
特徴とする請求範囲第１項記載の薄膜トランジスタアレ
イの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267833A JPS61145530A (ja) | 1984-12-19 | 1984-12-19 | 薄膜トランジスタアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267833A JPS61145530A (ja) | 1984-12-19 | 1984-12-19 | 薄膜トランジスタアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61145530A true JPS61145530A (ja) | 1986-07-03 |
Family
ID=17450250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267833A Pending JPS61145530A (ja) | 1984-12-19 | 1984-12-19 | 薄膜トランジスタアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145530A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272162A (ja) * | 1988-04-25 | 1989-10-31 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
| JPH03241775A (ja) * | 1990-02-20 | 1991-10-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH07183539A (ja) * | 1994-06-16 | 1995-07-21 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
-
1984
- 1984-12-19 JP JP59267833A patent/JPS61145530A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272162A (ja) * | 1988-04-25 | 1989-10-31 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
| JPH03241775A (ja) * | 1990-02-20 | 1991-10-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH07183539A (ja) * | 1994-06-16 | 1995-07-21 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| EP0724183B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JPS60160173A (ja) | 薄膜トランジスタ | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| JP3239504B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2639356B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| JPH0580650B2 (ja) | ||
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0587029B2 (ja) | ||
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP4034376B2 (ja) | アクティブマトリクス方式液晶表示装置の製造方法 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP3259119B2 (ja) | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JPS61161764A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH01253715A (ja) | 博膜トランジスタの製造方法 | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61161765A (ja) | 薄膜トランジスタアレイの製造方法 |