JPS61154363A - フアクシミリの位相同期方式 - Google Patents

フアクシミリの位相同期方式

Info

Publication number
JPS61154363A
JPS61154363A JP59277378A JP27737884A JPS61154363A JP S61154363 A JPS61154363 A JP S61154363A JP 59277378 A JP59277378 A JP 59277378A JP 27737884 A JP27737884 A JP 27737884A JP S61154363 A JPS61154363 A JP S61154363A
Authority
JP
Japan
Prior art keywords
phase
phase interval
outside
interval
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59277378A
Other languages
English (en)
Other versions
JPH0562862B2 (ja
Inventor
Tomoyuki Shimada
島田 知行
Hiromichi Ogasawara
小笠原 弘道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59277378A priority Critical patent/JPS61154363A/ja
Publication of JPS61154363A publication Critical patent/JPS61154363A/ja
Publication of JPH0562862B2 publication Critical patent/JPH0562862B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Facsimile Transmission Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、クロックパルスを用いて主走査を行う独立同
期式ファクシミリ装置の受信機能における送受間の位相
同期方式に関する。
(従来技術) 一般に、中速ファクシミIJ機能の受信機能における復
調部は、第1図の如く構成される。すなわち、回縁入力
信号aは音声帯域通過フィルタ1により、帯域外不要成
分が除去され、自動利得制御回路2により一定の出力レ
ベルに保たれる。ここで、AM、PMまたはVSBi調
方式の場合を仮定すると、自動利得制御回路2の出力は
、同期検波器3へ入力されて、その出力として、同期検
波された出力すを得る。さらに低域通過フィルタ4へ入
力さnlその出力として、31直のベースバンド信号C
を得る。さらに、全tft堅流回路5へ人力され、その
出力として、21mのベースバンド信号dを得る。さら
に、スライス回路6により2値化さnた信号eを得る。
時系列情報のシリアル2値化画信号を、シリアル−パラ
レル変換回路7により、mビットのパラレル信号りに変
換し、主制御CPU8へ与える。なお、このパラレル信
号りのCPU8への転送要求として、シリアル−パラレ
ル変換回路7より、主制御〇PU8へ割込要求信号lを
与える。
さらに、主制御CPU5は、mビットのパラレル信号h
l再度データバス上に出力することにより、記録系9へ
記録信号として与える。ここで、シリアル−パラレル変
換回路7には、シリアル−パラレル変換する場合の、シ
リアルデータ・サンプリング用のクロックO8CIが供
給さnる。
ここで、従来の位相同期方法は、受信機能の位相同期へ
の、回線上の雑音等の影響を回避するたに、積分回路1
0により、成形された信号gを基準に位相同期を実行し
ている。
第2図は、従来の方式によるタイムチャートを示し、各
a −Hの符号は、第1図とそ扛と対応している。aは
、回線上の位相信号を約1ラインにわた9示している。
Tpは位相区間内を示し、Ttは1ラインのl 区間を
夫々示す。また、iJl * L)2 r 1L)、 
、 D404個所に、回線上の雑音が発生した場合を示
している。bは、同期検波された信号を示し、さらにC
は、信号すに対して低域A過フィルタを介した出力で、
3厘のベースバンド信号であシ、O相、π相、無悟号と
夫々のレベルで3値となっている。一方、dは、信号C
に対して、全波整流回路を介した出力で、キャリア有/
無の夫々のレベルで21直となっている。Cは、信号d
f、スライス点Vthlの!を持つ2値化回路で2値化
した官号である。さらに、fは、第1図の積分回路10
の積分波形を示したものであり”、 Vth2は2旭化
バツフアB2のスライスレベルを示す。積分回路lOの
出力gは、位相同期用(g号であるが、積分効果により
、回線雑音D+ 、L)t 、l)s 、lJ4の影響
を受けない信号となっている。ここで主制御〇PUは、
第2図中に示されるip のタイミング、すなわち、位
相区間内の後端の変化点により位相同期を実行し、その
後、次に検出されるipのタイミングまでの時間が、ラ
イン周期と同等と判定することにより、位相同期完了と
している。
ところが、以上の従来の方式においては、積分回路10
というハードウェアが必要であることの他に、復調部1
1と主制御glCPU 8間のインターフニスの数も、
信号gの分を含めなけnばならないという欠点を有して
いた。
(発明の目的) 本発明の目的は、画情報の転送パスから得られる情報を
処理することにより位相同期を実行可能とすることによ
り、従来l必要であった位相同期用のハードウェアを不
要とした位相同期方式を提供することにある。
(発明の構成) すなわち、本発明では、復調2値化データをクロックパ
ルスによりサンプリングを行い、得られたデータ系列=
im画素t1ブロックとするブロックに分割し、復調画
情報の転送パスにおいて、本画慣報t″m+Ii!i累
を1ブロックとして時系列に旧って区切る。ここで、1
ブロックを構成するm−素中、位相区間外のレベルと同
じ極性を示している画素が18画素(o < n、6m
)以上を示すブロックがN、ブロック(0<Nl)以上
連続して検出された場合に、位相区間内から位相区間外
へ遷移したと判定する。一方、逆に、ms素中、位相区
間内のレベルと同じ極性を示している画素がn、画素(
0<n2≦m)以上を示すブロックが、N1ブロック(
0<N、)以上連続して検出された場合に、位相区間外
から位相区間内へ遷移したと判定する。
これ等の、位相区間外〜位相区間内の遷移の判定手段に
加えて、先ず、上記、位相区間内から位相区間外の遷移
の判定後は、次の位相区間外から位相区間内への遷移を
判定するまでの区間中、m画素中、位相区間外のレベル
と同じ極性を示している画素がr11画素以上を示すブ
ロックの数がM。
ブロック(0<Ml)以上の場合に位相区間外と判定す
る。ざらに、位相区間外力)ら位相区間内の遷移の判定
後は、矢の位相区間内から位相区間外への遷移を判定す
るまでの区間中、m画素中、位相区間内のレベルと同じ
極性を示している画素がn、画素以上を示すブロックの
数がM、ブロック(0<Mり  以上の場合に位相区間
内と判定する手段を持つことにより、位相区間内から位
相区間外の遷移の判定、位相区間外の判定、続けて位相
区間外から位相区間内の遷移の判定、位相区間内の判定
という一連の判定により、−ライン相当の受信位相信号
の到来を判定し、本受信位相信号が連続してLライン(
L≧1)検出された時点で位相同期を確定する手段を、
ソフトウェア上のアルゴリズムにより処理、実現するこ
とにより、本1位相同期の目的を達成する。
(実施例) 次に、本発明による、良好な一実施例について、図面を
参照して説明する。受信復調系のブロック図ta、第1
図に示されるブロック図から、第1図μ積分回路を除去
したものが適用される。ここでは、第19各ブロック機
能の説明は従来技術の説明と重複するので省略し、第1
図と、第3図に示される本発明によるタイムチャートに
ついて先ず説明する。
M3図中のa % eおよびり、iの各符号は第1図に
おけるそれと対応している。この内、a % dに至る
信号の説明は、嵐復するので省略する。13号eは復調
ベースバンド信号を2値化した信号であり、信号Cの、
位相区間内の部分の近傍を時間軸上に拡大した信号を併
記してタイムチャート上に示しである。回線上の雑音D
1〜D4の内、拡大した信号eにおいては、位相区間外
lこD3が、また、位相区間内にD4が、夫々示されて
いる。
信号りは、時系列上の2M復調データをm−累f!:1
ブロックとして分割した様子を示していて、n−17t
n−16*・・・r ” t n+ 1は時系列順のブ
ロックの1暇番を示している。各ブロック中、斜線を施
した部分が、位相信号内と同じ極性を示し、一方空白の
部分が位相信号外と同じ極性を示す。雑itN、 、 
N4rこ相当する部分(ズ、雑音の)し響により部分的
に極性が反転した結果を示している。
サラに信号iは、シリアル−パラレル変換回路から、主
制御CPUへ転送データの引取りt畳求する割込み信号
を示している。
以上、本発明においては、受信位相信号を画情報のパス
により、−清報転送時と全く同様の方法によp主1il
lJ@cl’LIへ転送して、位相同期は、王制#CP
Uのプログラムにより第4図、第5図に示されるアルゴ
リズムにより実行される。
ここで、第4図、第5図の説明の面に、この−実施例に
おけるパラメータ定数の設定を行う。
先ず、時系列データをブロックに分割する際の画素数m
は、CPUのバスの本数からm ” 4 t 8 t1
6とするのが適轟であるが、ここでは、最も汎用性のあ
るm = 8とする。また、A4サイズを仮定して、8
画g/絹の分屏能とすると、1728画素/1ライン=
216ブロック/1ラインとなる。
一般に、位相区間内は4〜5%、位相区間外は95〜9
6%であるから、位相区間内のブロック数は8〜11ブ
ロック、位相区間外のブロック数は205〜208ブロ
ック数とする。ここで、m−8の前提において、位相区
間外と指定するブロックの判定規準として、ブロック中
の画素の内、位相区間外と同−憔注を示す画数数が5画
素以上(n、=5 )あることとする。一方、位相区間
内と推定するブロックの判定規準として、ブロック中の
画素の内、位相区間内と同一極性を示す画素数が5画素
以上(”m=5)あることとする。さらに、位相区間外
〜位相区間内のお互いの遷移の判定規準として、位相区
間外あるいは位相区間内と推定されるブロックが夫々連
続2ブロックCN+=Nx=2)検出されたことにより
、位相区間外〜位相区間内の遷移が判定されたこととす
る。さらに、位相区間外においては、205〜208ブ
ロックあるが、ここでは、位相区間外の判定規準として
、190ブロック以上(M1=190)  とする。一
方、位相区間内においては8〜11ブロックあるが、こ
こでは、位相区間内の判定基準として、4ブロック以上
(Mt” 4 )とする。ざらに、位相区間内から位相
区間外の遷移の判定、位相区間外の判定、吐けて位相区
間外から位相区間内へのボ移の判定、位相区間内の判定
という一理の判定により、1ラインの受信位相信号の到
来を判定するが、本受信位相信号が連続して2ライン(
L=2)検出さnた時点で、位相同期を確定することに
する。
第4図は、本宛明による位相同期方式による、位相同期
完了状態人、に至を状態遷移図を示す。
A、の状態に至る迄には状aAs→B、→A、→B、→
A、→A4の順序で状態t 4移する。谷状% AI 
+B1 + AI v Bz * AHの遷移入力条件
の、正常時の出力条件■および異常時の出力条件■の詳
細は第5図のフローに示す。状態A、 、 A、、は、
位相区間内から位相区間外への遷移の判定および位相区
間外の状態判定、および状態13t −Btは位相区間
外から位4月区間内へのJj&移の判定および位相区間
内の状態判定を夫々行う。
ここでは、受信位相信号を連続して2ライン(L=2)
演出さ1tた時点で位相間w1を確定する場合を示して
いて、8g4図の状態AI 、B+で1う1イン目の同
期確認、状’114 At −Btで2ライン目の同期
確認を行りている。状態人、は、位相区間内から位相区
間外への遷移のみを判定している。すなわち、位相区間
内の後端の変化点を検出して、ここで、位相同期を確定
して、位相同期完了状態へ入る。
第5図は、第4図における各状態A1 e Blm・・
・。
A、の内部の詳細アルゴリズムを示したフローであり、
状態人$については、位相同期完了状態へ突入するため
の、位相区間内から位相区間外への遷移の判定だけを実
行するので、第5図におけるS1遷移判定処理から、点
線で示される様に、直接、次の位相同期完了状態へ突入
する。
次に、第5図に示す、位相区間内〜位相区間外のお互い
の遷移判定および位相区間内、外の状態判定アルゴリズ
ムの説明を行う。51は上記遷移判定を示し、52は状
態判定を夫々示す。以下、第5図のフローを順に説明す
ると、[F]は、前状態からの突入を示し、具体的番こ
主制御CPUにおいで、第3図11こ示すlデータ引取
りの割込み要求゛が発生したタイミングである。第5図
のrINC−TBCJ  は、位相区間内、外の状態を
判定するための、8画X(m=8)t−1ブayりとす
るl谷状態におけるブロック数を管理するために、位相
区間内、外の各状態における全ブロック奴を計数する機
能を持つ。肖えば、位相区間内は、全ブロック数=8〜
11ブロックとなり、位相区間外では、全ブロック数=
205〜208ブロック存在する。
次のrl)ECJの判定は、8画素にょ9礪成される(
m=8)1ブロックにおいて、先ず、位相区間外検出状
態において1−1位相区間外のレベルと同じ極性を持つ
画素が、8画素中(m=8)、5Fiiiii素(口、
=5)以上あるか否かの判定を行う。
一方、位相区間内検出状態においては、位相区間内のレ
ベルと同じ極性を持つ画素が、8画素中(m=8)、5
画素(”t=s)以上あるか否かの判定を行う。
ここで、8画素中、5IiIi素以上期待している極性
を示している場合は先ず、第5図の51に示す遷移判定
へ突入する。rFLG2−ONJ 。
rFLGl−ONJ夫々の判定について]ゴ、先ずFF
状態2Jは、期待する慣性を示すブロックが遅点でセッ
トサれてONN悪感なる。rF’LG2−ONJの判定
において、ONN悪感らば、既に、遷移は判定されたも
のとして、第5図の52に示す〆位相区間内、外の状態
判定へ突入する。
もし、FF状態2−ONJの判定において、OFF状態
ならば、次に、rFLGl−ONJの判定を行い、「F
LGl」がOFFしている場合は、rFLat」をセッ
トする。一方、もし、rFLGIJが既にONI、てい
る場合はFF状態2Jをセットして、リターンして主制
御へ戻り、次の割込みを待つ。以上が遷移判定の処理で
、ここでは、FF状態2−ONJにより、遷移判定終了
としている。
次に、第5図の52に示す状態判定処理について説明す
る。「t8T−FLG−ONJの判定は、状態判定処理
の1回目の突入か否かを判定する個所であり、もし1回
目の突入の場合は、rlsT−Fl、GJをリセットし
た恢に、位相区間内、外の状態におけるブロック数を訂
叙するカウンタ値をリセットする。この動作t−rTB
c−R8IJにより行っている。2回目以降の突入の場
合は、既に、rlsT−F L C)JはOFF状態と
なっているので、「I NC−EBCJ(7)J[を行
う。rINc−EBCJ (7)56Jlは、位相区間
内、外の各状態におけるレベルと同じ極性を持つブロッ
ク(有効ブロック)の計数カウンタをインクリメントす
る。次にrTBc−OVF」の判定は、位相区間内の判
定においては、位相区内のブロック数が8〜11ブロッ
クあるので、rTBC−IJVFJの判定値を13ブロ
ックに設定し、位相区間内において13ブロック以上、
≠量は≠弓壱=ブロック数が存在する場合は異常と判定
して、位相同期待状態へ移行する。一方、位相区間外の
判定ζこ2いては、位相区間外のブロック数が205〜
208ブロックあるので、212ブロック以上、ブロッ
ク数が存在する場合は、異常と判定して、同じく、位相
同期機能憑へ移行する。
ここで、異tと判定した場合には、主制御部に異常が発
生した旨を迫らせるフラグとしてr)”−FLGJをセ
ットして、その後、関連するフラグ、カウンタ値を初期
化(rFLGl−R8TJ 、 FF状態2−R8TJ
 。
rlsT−FLG−8ETJ 、rEBC−R8TJ)
してから、主制御部へfi、り、位相同期待状態となる
。一方、正常の場合は、位相区間内、外の状態のカウン
タ+′iオーバーフSイることはないので、rEBC=
 NJの判定へ移行する。本判定は、位相区間内、外の
夫々における状態のM効ブロック数が規定値(本規定値
については、位相区間外においては、190ブロック(
M、=190)、又、位相区間内においては・ 4ブロ
ック(M、=4)とする)に達したか否かの判定を行い
、規定値に達していない場合は、直ちに主制御部へ戻り
、もし達している場合は、正常に状態を通過した旨を主
制御部へ知らせるフラグとしてr8−FLGJをセット
して、その後、関連するフラグ、カウンタfLヲ初期化
して主制御部へ戻り、次の状態へ遷移する。
以上、説明したアルゴリズムにより、位相内、外の状態
を第4図の状態AI 、H+ 、 A4 、 ByO順
番に遷移を経て、状態Asの位相同期実行状態を突入す
るが、ここでは、第5図中の点綴のパスにより、位相区
間内から位相区間外への遷移を判定した時点で直ちに、
位相同期完了状態へ入る。
ここで、11g3図に戻ると、第3図eを拡大した信号
において、回線雑音り、、D、の影響にょシ、n  1
7t’  16j(よびn−5のブロック中の画素が反
転しているが、本発明によるアルゴリズムlこよれば、
1ブロックを構成する8画素の内、正常な極性を示す画
素が5画素以上あれば、有効ブロックと判定し、位相区
間外においては、205〜208 ブロック中、有効ブ
ロックが190ブロック以上あれば良しと判定し、一方
、位相区間内においては、8〜11ブロック中4ブロッ
ク以上有効ブロックがあれば良いと判定している。ここ
で、n−16In−5は非有効ブロックと判定され、n
−17は有効ブロックと判定される。通常は、雑音によ
る影響により、何ラインも連続して、上記判定規準を満
足しなくなることは無いので、本発明により、十分な位
相同期機能が達成される。
(発明の効果) 本発明は、以上説明したように、王yす燐CP Uへの
画情報の転送パスにより得られる受信位相信号をブロッ
ク単位に区分し、各ブロックにSいて多数決論理により
、位相区間内か外η1の判定を行い、かつ位相区間内、
外夫々の時間を監視することにより、受信位相信号の判
定を行うことにより、従来の位相同期用のハードウェア
を不要とする効果がある。
【図面の簡単な説明】
第1図は中速ファクシミリの受信機能により復調部を示
すブロック図、M2図a −gは従来の方法による位相
同期タイムチャート、第3図a −%−iは本発明によ
る位相同期タイムチャート、第4図は本発明による位相
同期状態遷移図、第5図は第4図の状態/ Al −A
t −As −B+ 、Bt 、Bgの内部フローチャ
ートである。 1・・・・・・音声帯域通過フィルタ、2・・・・・・
自動利得制御回路、3・・・・・・同期検波回路、4・
−・・・・低域通過フィルタ、5・・・・・・全波整流
回路、6・・・・・・スライス回路、7・・・・・・シ
リアル−パラレル変侠回路−8°°”・・・主制御CP
U、9・・・・・・記録系、a・・・・・・回線入力信
号、b・・・・・・同期横彼出力信−号、C・・・・・
・31@復調ベ一スバンド信号、d・・・・・・2値復
調ベ一スバンド偏号、C・・・・・・2値化画信号、f
・・・・・・位相同期回路積分信号、g・・・・・・位
相同期回路出力信号、h・・・・・・パラレル画4g号
、1・・・・・・パラレル画信号割込み要求、11・・
・・・・復調部、10・・・・・・位相同期用積分回路
、m・・・・・・パラレル画信号〆画素数、B+ 、B
t・・・・・・バッファ%RI ・・・・・・抵抗、C
I・・・・・・コンデンサ、08CI ・・・・・・シ
リアル・パラレル変換器シリアルデータサンプリングク
ロック、D、、 D、、 D、、 L>4・・・・・・
回Nm音、Tl・・・・・・1ライン周期、Tp・・・
・・・位相区間内時間% Vtht・・・・・・スライ
ス回路のスライスレベル、 Vtht…・・・バッファ
B2のスライスレベル、1:d・・・・・・構分回路の
積分による遅延時間、tp・・・・・・位相同期実行タ
イミング、n−17,n−16,・・・t n t ”
 + 1・・・・・・転送データのブロック順序、A、
 、 A、・・・・・・位相外検出状態、B+ −Bt
・・・・・・位相内(*出状態、人、・・・・・・位相
同期実行状態、人、・・・・・・位相同期完了状態、■
・・・・・・状態突入遷移、■・・・・・・状態正常終
了脱出4移、■・・・・・−状M異常終第 4 図 $ 5 回 手続補正書(′7S式)  6

Claims (1)

    【特許請求の範囲】
  1. クロックパルスを用いて主走査を行う独立同期式ファク
    シミリ装置の受信機能における送受間の位相同期動作に
    おいて、復調2値化データをクロックパルスによりサン
    プリングを行ない得られたデータ系列をm画素を1ブロ
    ックとするブロックに分割し、本1ブロック中のm画素
    の内、n_1画素(0<n_1≦m)以上、位相区間外
    のレベルと同じ極性を示している場合は、位相区間外と
    推定し、一方m画素の内、n_2画素(0<n_2≦m
    )以上、位相区間内のレベルと同じ極性を示している場
    合、位相区間内と推定し、さらに、位相信号受信中に、
    位相区間内から位相区間外へ遷移したことは、m画素中
    位相区間外のレベルと同じ極性を示している画素がn、
    画素以上を示すブロックが、N_1ブロック以上連続し
    て検出された場合に、判定し、一方、位相区間外から位
    相区間内へ遷移したことは、m画素中、位相区間内のレ
    ベルと同じ極性を示している画素がn_2画素以上を示
    すブロックが、N_2ブロック以上連続して検出された
    場合に、判定し、(ここに0<N_1、N_2とする)
    上記、位相区間外から位相区間内の遷移の判定手段に加
    えて、位相区間内から位相区間外の遷移の判定後は、位
    相区間外から次の位相区間内への遷移を判定する迄の区
    間中、m画素中、位相区間外のレベルと同じ極性を示し
    ている画素がn_1画素以上を示すブロック数がM_1
    ブロック(M_1>0)以上の場合に、位相区間外と判
    定し、一方、位相区間外から位相区間内の遷移の判定後
    は、位相区間内から、次の位相区間外への遷移を判定す
    る迄の区間中、m画素中、位相区間内のレベルと同じ極
    性を示している画素以上を示すブロック数がM_2ブロ
    ック(M_2>0)以上の場合に、位相区間内と判定す
    る手段を有し、上記手段により、位相区間外および位相
    区間内の連続した判定により、一ライン相当の受信位相
    信号の到来と判断し、本受信位相信号が連続してLライ
    ン(L≧1)検出した時点で、位相同期を確定すること
    を特徴とするファクシミリの位相同期方式。
JP59277378A 1984-12-27 1984-12-27 フアクシミリの位相同期方式 Granted JPS61154363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59277378A JPS61154363A (ja) 1984-12-27 1984-12-27 フアクシミリの位相同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59277378A JPS61154363A (ja) 1984-12-27 1984-12-27 フアクシミリの位相同期方式

Publications (2)

Publication Number Publication Date
JPS61154363A true JPS61154363A (ja) 1986-07-14
JPH0562862B2 JPH0562862B2 (ja) 1993-09-09

Family

ID=17582688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59277378A Granted JPS61154363A (ja) 1984-12-27 1984-12-27 フアクシミリの位相同期方式

Country Status (1)

Country Link
JP (1) JPS61154363A (ja)

Also Published As

Publication number Publication date
JPH0562862B2 (ja) 1993-09-09

Similar Documents

Publication Publication Date Title
EP0378037B1 (en) Modem having a software-adapted modulation rate
JP3228937B2 (ja) コンピュータネットワーク信号を識別するための方法および装置
JPH05276171A (ja) 通信制御装置
CN116633813B (zh) 一种can总线的波特率自适应检测方法和系统
JPS61154363A (ja) フアクシミリの位相同期方式
US4635298A (en) Interference wave detection circuit for use in radio receiver
JPH0636511B2 (ja) コード・バイオレーション検出回路
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
US5245632A (en) Synchronous FSK detection
JP3936127B2 (ja) Hart復調回路
JPH07212413A (ja) 非同期データの受信回路
JPH02295325A (ja) データモニタ装置
JPH06140940A (ja) シリアルデータ形式のパリティ部の判定回路
JP2541492B2 (ja) マイクロプロセッサ遠隔リセット方式
JPH0338786B2 (ja)
JP2969868B2 (ja) 定間隔短固定長データ伝送方式
JP2845007B2 (ja) トーン検出回路
JPH07202706A (ja) パルス幅変調信号のディジタル信号への復調回路
JPH07202951A (ja) 非同期式データ受信装置
JP3137090B2 (ja) エラー検出回路
JPS5866147A (ja) テレメ−タ子局装置
JPH10336220A (ja) 車両用電子制御装置試験システム
JP2000013404A (ja) Tdm/atm変換装置
JPS6059415A (ja) クロック断検出回路
JPS59169249A (ja) ポ−リングデ−タ収集方式