JPS61156839A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61156839A JPS61156839A JP59276777A JP27677784A JPS61156839A JP S61156839 A JPS61156839 A JP S61156839A JP 59276777 A JP59276777 A JP 59276777A JP 27677784 A JP27677784 A JP 27677784A JP S61156839 A JPS61156839 A JP S61156839A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- chip
- coordinates
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ウェハを個々忙分割したチップが外装容器白
和組立てられた半導体装置に関し、さらに詳述すればウ
ェハ上のチップ座標に対応する表示マークを外装容器上
に施した半導体装置に関するものである。
和組立てられた半導体装置に関し、さらに詳述すればウ
ェハ上のチップ座標に対応する表示マークを外装容器上
に施した半導体装置に関するものである。
半導体装置は、半導体ウエノＳに半導体装置の中枢機能
をはたすチップを形成するウエノ・プロセスと、当該チ
ップ１個を部品として外装容器に組立てる組立プロセス
と、組立の完了した当該装置のテスト、分類２品質保証
を行うテスト工程を経て製作されている。第２図はウェ
ハプロセスの完了した段階のウェハ１と、その上に整然
と形成されたチップ２を示している。また、第３図は第
２図のチップ群の中から１個のチップ２を使用して外装
容器としてのパッケージ３内に組立てた半導体装置４を
示している。なお、第２図中、５はリード導体、６はこ
の各リード導体６とチップ２の各電極とを接続する配線
ワイヤ〜である。
をはたすチップを形成するウエノ・プロセスと、当該チ
ップ１個を部品として外装容器に組立てる組立プロセス
と、組立の完了した当該装置のテスト、分類２品質保証
を行うテスト工程を経て製作されている。第２図はウェ
ハプロセスの完了した段階のウェハ１と、その上に整然
と形成されたチップ２を示している。また、第３図は第
２図のチップ群の中から１個のチップ２を使用して外装
容器としてのパッケージ３内に組立てた半導体装置４を
示している。なお、第２図中、５はリード導体、６はこ
の各リード導体６とチップ２の各電極とを接続する配線
ワイヤ〜である。
ところで、通常、半導体装置の製造工程忙おいては、ウ
ェハプロセスの完了後各チップの電気特性がテストされ
、設定された基準に合格するチップのみが組立てられて
いる。しかし、ウェハプロセス完了段階でのテストで合
格となったチップが使用されて組立てられた半導体装置
でも組立て段階での特性変化９組立て工程での欠陥の発
生、ウェハ段階では充分なテストができにくい等の問題
があり、最終工程で再度テストを行なっている実情であ
る。
ェハプロセスの完了後各チップの電気特性がテストされ
、設定された基準に合格するチップのみが組立てられて
いる。しかし、ウェハプロセス完了段階でのテストで合
格となったチップが使用されて組立てられた半導体装置
でも組立て段階での特性変化９組立て工程での欠陥の発
生、ウェハ段階では充分なテストができにくい等の問題
があり、最終工程で再度テストを行なっている実情であ
る。
本発明は、このような事情に鑑みてなされたもので、半
導体装置の製造プロセス特にウェハプロセスの有効な手
がかシを与えることのできる半導体装置を提供するもの
である。
導体装置の製造プロセス特にウェハプロセスの有効な手
がかシを与えることのできる半導体装置を提供するもの
である。
本発明による半導体装置は、ウェハ上に形成されるチッ
プ群の座標に対応する表示を外装容器上に施したことを
特徴とするものである。
プ群の座標に対応する表示を外装容器上に施したことを
特徴とするものである。
本発明においては、半導体装置の最終的な特性をウェハ
上のチップ座標にフィードバックでき、ウニ八面上の特
性分布図等として利用することにより、ウェハプロセス
の制御の精度の良し悪しや問題点の抽出、特性改善等の
目的に有効な手がかりを与えることが可能になる。
上のチップ座標にフィードバックでき、ウニ八面上の特
性分布図等として利用することにより、ウェハプロセス
の制御の精度の良し悪しや問題点の抽出、特性改善等の
目的に有効な手がかりを与えることが可能になる。
以下、本発明を図面に示す実施例に基いて説明する。
第１図は本発明の一実施例による半導体装置の平面図で
ある。この実施例では、ウェハプロセスの完了した第２
図に示すウェハ１を個々のチップ２に分割すべき水平お
よび垂直方向の分割ライン１１．１２をそれぞれ座標軸
とし、この任意のＸＹ座標Ｔに位置するチップ２をパッ
ケージ３内に組立てたうえ、このパッケージ３上に、第
１図に示すごと（ａｂなる表示マーク８を上記座標Ｔ。
ある。この実施例では、ウェハプロセスの完了した第２
図に示すウェハ１を個々のチップ２に分割すべき水平お
よび垂直方向の分割ライン１１．１２をそれぞれ座標軸
とし、この任意のＸＹ座標Ｔに位置するチップ２をパッ
ケージ３内に組立てたうえ、このパッケージ３上に、第
１図に示すごと（ａｂなる表示マーク８を上記座標Ｔ。
ＸＹ値に対する表示として設けたものである。
ここで、かかる表示を具体的に行う手段としては、ウェ
ハ１を個々のチップ２に分割し、そのチップを順次組立
てに供して行く段階においてウェハ１上のチップ２のＸ
Ｙ座標値と組立てに供された順序を制御装置ｉｉに記憶
せしめ、半導体装置形成の最終段階でこの制御装置内に
記憶された上記内容を引き出し、ａｂなる表示を行なわ
せることが考えられる。
ハ１を個々のチップ２に分割し、そのチップを順次組立
てに供して行く段階においてウェハ１上のチップ２のＸ
Ｙ座標値と組立てに供された順序を制御装置ｉｉに記憶
せしめ、半導体装置形成の最終段階でこの制御装置内に
記憶された上記内容を引き出し、ａｂなる表示を行なわ
せることが考えられる。
しかして、組立プロセス、テストプロセスは、通常、半
導体装置は多数個で構成されるロット単位に扱われて加
工が進捗される。このため、ウェハ上のチップ座標は乱
れてしまう。対応をつけようとすると、慎重でぼう大な
実験手法をもって行う必要があり、多量を行うのは極め
て困難である。
導体装置は多数個で構成されるロット単位に扱われて加
工が進捗される。このため、ウェハ上のチップ座標は乱
れてしまう。対応をつけようとすると、慎重でぼう大な
実験手法をもって行う必要があり、多量を行うのは極め
て困難である。
上記した本発明を適用すれば、第１図のａｂで例示した
表示マーク８でもって簡単にウェハ１上のチップ座標に
展開しなおすことができ、量産を進めながら特に余分な
手間をかけることなしにデータの蓄積が可能となる。ま
た、第１図のａｂなる表示は自動的に当該表示マーク８
を読み取る装置を追加すれば、はぼ完全自動の形で半導
体装置の最終特性や必要な段階での特性をウェハ上のチ
ップ座標にフィードバック可能となる。
表示マーク８でもって簡単にウェハ１上のチップ座標に
展開しなおすことができ、量産を進めながら特に余分な
手間をかけることなしにデータの蓄積が可能となる。ま
た、第１図のａｂなる表示は自動的に当該表示マーク８
を読み取る装置を追加すれば、はぼ完全自動の形で半導
体装置の最終特性や必要な段階での特性をウェハ上のチ
ップ座標にフィードバック可能となる。
なお、上記実施例では１ウエハ上のチップ座標につき説
明したが、複数のウェハが存するときはウニへ間の区分
をするための表示を追加することも可能である。
明したが、複数のウェハが存するときはウニへ間の区分
をするための表示を追加することも可能である。
さらに、組立プロセス以降の加工要素を新たに加えてこ
れをａｂ−ｃなどと表示することも可能で。
れをａｂ−ｃなどと表示することも可能で。
情報果状機能はいくらでも拡大できる。
以上のように２本発明によれば、半導体装置上に施され
た表示から半導体装置の量産を実行しつつウェハ上のチ
ップ座標対応に特性がフィードバックでき、これ等のフ
ィードバックされる多量の有効データを分析、解析、Ｊ
Ｉ埋することにより、半導体装置の歩留２品質、特性の
向上ならびに改善が可能になる効果がある。
た表示から半導体装置の量産を実行しつつウェハ上のチ
ップ座標対応に特性がフィードバックでき、これ等のフ
ィードバックされる多量の有効データを分析、解析、Ｊ
Ｉ埋することにより、半導体装置の歩留２品質、特性の
向上ならびに改善が可能になる効果がある。
第１図は本発明の一実施例による半導体装置の平面図、
第２図はチップ形成が完了した通常のウェハの平面図、
第３図は同じく通常の半導体装置の一部切欠斜視図であ
る。 １・・・ψウェハ、２−・・・チップ、３・・・・パッ
ケージ、４・・・・半導体装置、５・・・・リード導体
、６・・・・配線ワイヤ、７・・・・ウェハ上のチップ
座標、８・・・・表示マーク。 代 理 人 大 岩 増 雄第 １
図 ８：蔦示ン−７ 第 ２ 図 第３図 を 手続補正書（自発） ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 ５、補正の対象 （２）同書同頁８行の「リード導体６」を「リード導体
５」と補正する。 以 上
第２図はチップ形成が完了した通常のウェハの平面図、
第３図は同じく通常の半導体装置の一部切欠斜視図であ
る。 １・・・ψウェハ、２−・・・チップ、３・・・・パッ
ケージ、４・・・・半導体装置、５・・・・リード導体
、６・・・・配線ワイヤ、７・・・・ウェハ上のチップ
座標、８・・・・表示マーク。 代 理 人 大 岩 増 雄第 １
図 ８：蔦示ン−７ 第 ２ 図 第３図 を 手続補正書（自発） ２、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 ５、補正の対象 （２）同書同頁８行の「リード導体６」を「リード導体
５」と補正する。 以 上
Claims (1)
- ウェハを個々に分割したチップを外装容器内に組立てた
半導体装置において、前記ウェハ上のチップ位置座標に
対応する表示マークを前記外装容器上に設けたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276777A JPS61156839A (ja) | 1984-12-28 | 1984-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276777A JPS61156839A (ja) | 1984-12-28 | 1984-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61156839A true JPS61156839A (ja) | 1986-07-16 |
Family
ID=17574210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276777A Pending JPS61156839A (ja) | 1984-12-28 | 1984-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390447U (ja) * | 1989-12-28 | 1991-09-13 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735332A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Semiconductor device |
| JPS5771151A (en) * | 1980-10-22 | 1982-05-01 | Nec Corp | Pakage for semiconductor device |
-
1984
- 1984-12-28 JP JP59276777A patent/JPS61156839A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735332A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Semiconductor device |
| JPS5771151A (en) * | 1980-10-22 | 1982-05-01 | Nec Corp | Pakage for semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390447U (ja) * | 1989-12-28 | 1991-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7725847B2 (en) | Wiring design support apparatus for bond wire of semiconductor devices | |
| JPS5954236A (ja) | ダイボンダ等におけるペレツト認識方法 | |
| US20030067066A1 (en) | Semiconductor device | |
| US5784292A (en) | Merging integrated circuit mask databases formed by different design rules through global mask database edits | |
| JPS61156839A (ja) | 半導体装置 | |
| JPH05190758A (ja) | 半導体装置及びその製造方法 | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| JPH0145979B2 (ja) | ||
| US20010051383A1 (en) | Method for identifying defective elements in array molding of semiconductor packaging | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JP2605632B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
| JP2831738B2 (ja) | 配線経路探索装置 | |
| CN1719592A (zh) | 重测半导体元件的方法 | |
| JPS62293642A (ja) | 集積回路 | |
| JPS63220542A (ja) | 半導体装置の製造方法 | |
| JPS6222449A (ja) | 半導体ペレツトの選別方法 | |
| JPH02278830A (ja) | 半導体装置の配線方法 | |
| JPH0878460A (ja) | Ｌｓｉ設計装置 | |
| JPH0314259A (ja) | マスタースライス方式の半導体装置 | |
| JPS59147446A (ja) | 半導体装置 | |
| JPH0644275B2 (ja) | クリアランスチェック方式 | |
| JPS5957442A (ja) | 集積回路チツプの選別方法 | |
| JPH0471247A (ja) | 半導体ウエハの試験方法 |