JPS61156865A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61156865A
JPS61156865A JP59277448A JP27744884A JPS61156865A JP S61156865 A JPS61156865 A JP S61156865A JP 59277448 A JP59277448 A JP 59277448A JP 27744884 A JP27744884 A JP 27744884A JP S61156865 A JPS61156865 A JP S61156865A
Authority
JP
Japan
Prior art keywords
dielectric layer
tantalum
compound
capacitor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59277448A
Other languages
English (en)
Inventor
Yasuaki Hokari
穂刈 泰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59277448A priority Critical patent/JPS61156865A/ja
Publication of JPS61156865A publication Critical patent/JPS61156865A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Physical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装置を構成する
容量の構造に関する。
〔従来の技術〕
ダイナミックRA M (Random Access
 Memory)等の構成要素として容量全具備した半
導体装置においては、チップ中に占める容量の面積が大
きく、そのため上記半導体装置の小屋化の妨げとなって
いる。従って容量の面積t″)極力小さくすることが上
記半導体装置の高密度化を計る上で重要である。
容量の占める面積を小さく、かつ大きな容量値を得るた
めに、従来、誘電材料としての誘電率の大きなタンタル
の酸化物を用いた構造が試みらnている。第6図はタン
タル酸化物を誘電体として形成した容量の一例の断面図
であり、単結晶シリコン又は多結晶シリコン層1の上に
タンタル酸化物の誘電体層2t−介して多結晶シリコン
層3t−形、成し容量を構成していた。
また誘電体層としてタンタルとシリコンと酸素の化合物
及びタンタルとシリコンと酸素と窒素の化合物を使った
容量が特開昭58−10855 号に発表されている。
〔発明が解決しようとする問題点〕
上記した第6図に示すタレタル酸化物を誘電体とする容
量は、タンタル酸化物の誘電率が大きいので、たしかに
大きな容量が得らnるが、−万洩れ電流が極めて大きく
、装置の高密度化を計る目的からに大きな問題となって
いる。
従って、本発明の第1の目的に洩れ電流のすくないタン
タルの化合物を使った容量を具備する半導体装(tを提
供することにある。
−万、誘電体としてタンタルとシリコンと酸素の化合物
もしくはタンタルとシリコンと酸素と窒素の化合物を使
用すれば洩れ電流は大幅に小さくすることができるが、
それにともない誘電率は小さくなってしまう。従って装
置の小型化、高密度化を達成するためには誘電y$金あ
まりさげることなく、かつ洩n電流のすくないタンタル
金含む誘電体層並びにその構造が望まれていた。
本発明者は’I’azos膜中に混入する8i02の量
と電気特性の関係について第3図の関係があることを知
った。第2図は誘電率および耐圧(定量のリーク電流が
流れるときの電圧)が8102の混入量に対し変化する
様子を示したものであり、 8i0z混入量が多くなる
と耐圧は改善さするが、誘電率が著しく低下することを
示している。そこで本発明者は一つの誘電体に2つの層
を形成することを考えた。
従りて、本発明の第2の目的は、誘電率を大きくさげる
ことなく、かつ洩れ電流の小さいタンタル化合物を誘電
体とする容量を具備する半導体装置を提供することにあ
る。
〔問題点全解決するための手段〕
本発明の@1の発明の半導体装置は、半導体基板又は電
極の表面にタンタルを含む化合物よりなる誘電体層、電
極を積層して形成された容量を具備する半導体装置にお
いて、前記誘電体層がタンタルとアルミニウムと酸素と
の化合物より構成される。
また、本発明の第2の発明の半導体装置は、半導淳基板
又に電極の表面にタンタルを含む化合物よりなる誘電体
層、電極を積層して形成さnた容量を具備する半導体装
置において、前記誘電体層にタンタルに対し化合物を形
成する物質の混入量が膜内部では少く、膜の表裏並びに
端部では多く含んで構成さnる。
なお、第2の発明の誘電体層としてにタンタルとシリコ
ンと酸素の化合物、又はタンタルとアルミニウムと酸素
とからなる化合物、又はタンタルとシリコンと酸素と窒
素とからなる化合物を適用することに工す効果を発揮す
ることができる。
〔実施例〕
以下、本発明の実施例について5図面を参照して説明す
る。第1図は本発明の第1の実施例の断面図であり、n
チャ/ネルMOf9構造のダイナミックRAMC)メモ
リセルの断rMt−示す。第1図において、1)はP型
のシリコン基板、121)!素子領域を分離するフィー
ルド酸化膜、13および14はn型の高濃度不純物領域
、15はゲート酸化膜。
16[多結晶シリコン等よりなるゲート電極、17は誘
電体層% 18は電極、19は絶縁層をそれぞれ示す。
上記第1図において、誘電体層17とその上下に配設さ
れた不純物領域14および電極18とに工9%容量が構
成されることは周知である。この容量の誘電体層17は
、従来Sム0冨が多く使われていたが、本賽施例ではこ
れをタンタル(Ta)、アルミニウム(九〇、酸素(0
2)の化合物Ta xAjyOzを用いて形成した。
上記TaxAlyOz  工9なる誘電体層17を形成
する方法に、特に限定する必!!にないが、その一方法
としてはコ愉スパッタ(Co−@put tlr) 法
r用いることでア今。即ち通常のコ・スパッタ法におい
て、それぞれ酸化タンタル(T3xOs)および酸化ア
ルミニウム(AtzOa)よりなる2個のターゲットを
用いnばよい。
またTayAtyC)zエフなる誘電体層を形成する他
の方法は気相成長法を用いることである。例えばTaC
l3およびAt(CHx ) a t−反応炉に導き酸
素と反応させnば工い。
このように、 TaxAjyOz  よりなる誘電体層
管用いて形成した容量は比誘電率が通常用いられるSi
ngのそれの数倍大きいため、同一容量値を得る面積を
極めて小さくすることができる。さらに本発明によるT
axAlyOzlllJd洩れ電流が10−’A以下と
極めで小さい九め半導体装置の高密度化用の容量の誘電
体膜として十分効果を発揮できる。
第2図は本発明の第2賽施例の容量の誘電体層の組成構
造全説明するための図であり、膜内部の8i、0又はS
i、qN又に人1.0の混入量を示している。図から明
らかなように、Si、O又はSj、O。
N又にA40の混入量は膜内部では少く、膜の表裏で多
い。即ち膜内部では8i、0もしくは8i、0゜Nもし
くはAt、 Oの混入量を少く、比誘電率を高め、膜の
表裏では反応による洩れ電流の増加を防止するために前
記物質の混入量を多くしである。
上記膜構造の誘電体層を形成する方法は特に限定する必
要框ないが、その一方法としては前記したようにコ・ス
パッタ法金用いることである。即ち通常のスパッタ法に
おいてTa20gと8i02もしくにT幻OBとん10
3工9なる2個のターゲットを用いればよく、混入量を
変えるvcは2個の゛ターゲットに加わるパワーを変え
るとか、半導体装置のそれぞれのターゲットに対する露
出時間金変えること等にエリ容易Vc賽施できる。
まt、他の方法としては、気相成長法を用い。
膜形底時間に対し、Si、0もしくに8i、qNもしく
はA40t−含むガスの反応炉への導入量全変化させる
ことicより容易に本発明に用いる誘電体層を形成する
ことができる。
なお、以上説明した誘電体層を適用したダイナオ、りR
AMのメモリセルに第1図と全く同一構造でよく、その
容量に、誘電体層のみを層の表裏には84.0又はSt
、0.N又はAj、 0の混入量を多く、膜内部では少
くなった構造のタンタル化合物としており、高濃度不純
物14と電極18とから構成されている。
第4図は本発明の第3の実施例の断面図である。
本実施例は本発明に係る容量を用いて作成した他のダイ
ナミックRAMのメモリセルである。本実施例において
は誘電体層17と共にその誘電体層17と高濃度不純物
領域14の間にシリサイド層20が挿入されており容量
の信頼性をより向上させることができる。図においては
第1図と同一部分は同一符号で示しである。
第5図は本発明の第4の実施例のgI部部面面図あり、
本発明に係る容量金量いて作成した他のダイナミックR
AMのメモリセルを示す。なお、図において、第1図〜
第4図と同一部分は同一符号で示しである。本実施例で
は、容量部が半導体基板1)0表面に設けられた凹部に
形成されており。
容量部の面積t−冥効的に広くすることに工り大きな容
量値金得ることができる。
このように形成した上記実施例のダイナミックRAMは
前記した組成、W造の誘電体層を用いているため、誘電
率の低下が少なく、従りそ容量を小屋にすることができ
る之め、当該容量を用いた装置を高密度化することがで
きる。
〔発明の効果〕
以上説明したように、本発明によれば、誘電体層みして
りlタルとアルオニウムと酸素からなるりlタルの化合
物TaxAtyoz を用いることによりこれを用いた
容量に比誘電率が通常用いられる8ionの数倍大きい
ため同一容量値を得るCI積を極めて小さくすることが
できると共に、洩れ電流も極めて小さくすることができ
る。
また、誘電体層として夕/タルとシリコント酸素からな
る化合物、もしくは夕/タルとシリコンと酸素と窒素か
らなる化合物、もしくに夕/タルとアルミニウムと酸素
とからなる化合物のいず几かを誘電体として用いながら
も比誘電率の低下がすくなく、かつ洩れ電流の極めて少
い容量が実現できるため本発明の主gksの容量t−構
成要素として具備する半導体装置を高密度化することが
できる。
【図面の簡単な説明】
第1図に本発明の一実施例の断面図、IN2図は本発明
の主要部である誘電体膜の組成構造を説明するための図
、第3図に本発明の原理説明用OT a 20sとS 
i02 の比率とコ/デ/ザ特性との関係を示す図、第
4図、′lX5図にそれぞれ本発明の他の実施例の断面
図、第6図は従来例の断面図である。 l・・・・・・P型シリコン基板、2・・・・・・誘電
体層、3・・・・・・多結晶シリコン層、1)・・・・
・・P型シリコン基板、12−−−−=74−にド酸化
膜、13,14,14a・・・・・・高濃度不純物領域
、15・・・・・・ゲート酸化膜、16・・・・・・多
結晶シリコン% 17,178・・・・・・誘電体層、
18,181・・・・・・電極、19・・・・・・絶縁
層、20.20a・・・・・・シリサ・イド層。 亨1頂 Nf表位ドブづの(E麹 矛282I 牛3@ ′¥−4回 ¥2回

Claims (1)

  1. 【特許請求の範囲】 (1)半導体基板又は電極の表面にタンタルを含む化合
    物よりなる誘電体層、電極を積層して形成された容量を
    具備する半導体装置において、前記誘電体層がタンタル
    とアルミニウムと酸素との化合物よりなることを特徴と
    する半導体装置。(2)半導体基賠又は電極の表面にタ
    ンタルを含む化合物よりなる誘電体層、電極を積層して
    形成された容量を具備する半導体装置において、前記誘
    電体層はタンタルに対し化合物を形成する物質の混入量
    が膜内部では、少く、膜の表裏並びに端部では多く含ま
    れることを特徴とする半導体装置。 (3)誘電体層がタンタルとシリコンと酸素からなる化
    合物、又はタンタルとアルミニウムと酸素からなる化合
    物、又はタンタルとシリコンと酸素と窒素からなる化合
    物である特許請求の範囲第(2)項記載の半導体装置。
JP59277448A 1984-12-28 1984-12-28 半導体装置 Pending JPS61156865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59277448A JPS61156865A (ja) 1984-12-28 1984-12-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59277448A JPS61156865A (ja) 1984-12-28 1984-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS61156865A true JPS61156865A (ja) 1986-07-16

Family

ID=17583714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59277448A Pending JPS61156865A (ja) 1984-12-28 1984-12-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS61156865A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281752A (ja) * 1985-10-07 1987-04-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JPS632363A (ja) * 1986-06-20 1988-01-07 Nec Corp 容量膜
US5541454A (en) * 1990-05-31 1996-07-30 Canon Kabushiki Kaisha Semiconductor device containing electrostatic capacitive element and method for manufacturing same
EP0880167A3 (en) * 1997-05-23 1998-12-02 Lucent Technologies Inc. Capacitor comprising improved ta0x-based dielectric
JP2001230386A (ja) * 1999-12-22 2001-08-24 Hynix Semiconductor Inc 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
JP2008252118A (ja) * 1998-03-12 2008-10-16 Lucent Technol Inc ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54133089A (en) * 1978-04-06 1979-10-16 Nec Corp Thin film capacitor and its manufacture
JPS5519855A (en) * 1978-07-28 1980-02-12 Nec Corp Thin film condenser and manufacture thereof
JPS5810855A (ja) * 1981-07-14 1983-01-21 Fujitsu Ltd 半導体装置
JPS59114863A (ja) * 1982-12-22 1984-07-03 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54133089A (en) * 1978-04-06 1979-10-16 Nec Corp Thin film capacitor and its manufacture
JPS5519855A (en) * 1978-07-28 1980-02-12 Nec Corp Thin film condenser and manufacture thereof
JPS5810855A (ja) * 1981-07-14 1983-01-21 Fujitsu Ltd 半導体装置
JPS59114863A (ja) * 1982-12-22 1984-07-03 Fujitsu Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281752A (ja) * 1985-10-07 1987-04-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JPS632363A (ja) * 1986-06-20 1988-01-07 Nec Corp 容量膜
US5541454A (en) * 1990-05-31 1996-07-30 Canon Kabushiki Kaisha Semiconductor device containing electrostatic capacitive element and method for manufacturing same
EP0880167A3 (en) * 1997-05-23 1998-12-02 Lucent Technologies Inc. Capacitor comprising improved ta0x-based dielectric
JP2008252118A (ja) * 1998-03-12 2008-10-16 Lucent Technol Inc ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス
JP2001230386A (ja) * 1999-12-22 2001-08-24 Hynix Semiconductor Inc 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法

Similar Documents

Publication Publication Date Title
US5189503A (en) High dielectric capacitor having low current leakage
EP0404295B1 (en) Method for fabricating integrated circuit capacitors
US6680521B1 (en) High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
JP2829023B2 (ja) 半導体集積回路用キャパシタ
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
WO2004042804A3 (en) Capacitor fabrication methods and capacitor structures including niobium oxide
JPH04366504A (ja) 誘電体薄膜
JP2005064522A (ja) 半導体装置のキャパシタおよびそれを備えるメモリ装置
JPS61156865A (ja) 半導体装置
EP0252679B1 (en) Semiconductor device having two electrodes with an insulating film between them
WO2022128267A1 (en) Quad-layer high-k for metal-insulator-metal capacitors
JPS6235562A (ja) 半導体装置
JP4333642B2 (ja) キャパシタ装置及びキャパシタ装置の製造方法
KR102861671B1 (ko) 커패시터 및 그 제조 방법
JP3182889B2 (ja) 強誘電体装置
KR100602289B1 (ko) 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법
JPH0145746B2 (ja)
JPH0553069B2 (ja)
JPH01225148A (ja) 誘電体薄膜及びその製造方法
JPS629666A (ja) 半導体装置
US20250253151A1 (en) Method for fabricating a semiconductor device
JP2789916B2 (ja) バラクタダイオード
JPH073852B2 (ja) 半導体装置およびその製造方法
KR920010201B1 (ko) 반도체 장치 및 그 제조방법
JPH02197108A (ja) 薄膜コンデンサおよびその製造方法