JPS6116087A - 磁気バブルメモリデバイス - Google Patents
磁気バブルメモリデバイスInfo
- Publication number
- JPS6116087A JPS6116087A JP59135105A JP13510584A JPS6116087A JP S6116087 A JPS6116087 A JP S6116087A JP 59135105 A JP59135105 A JP 59135105A JP 13510584 A JP13510584 A JP 13510584A JP S6116087 A JPS6116087 A JP S6116087A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrodes
- magnetic bubble
- memory chip
- bubble memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、磁気バブルメモリチップの電極面を搭載用基
板のチップ収納用凹部底面に対向させ、両面上の対応電
極を電気的かつ機械的に結合させた小型で量産しやすい
磁気バブルメモリデバイスに関する。
板のチップ収納用凹部底面に対向させ、両面上の対応電
極を電気的かつ機械的に結合させた小型で量産しやすい
磁気バブルメモリデバイスに関する。
従来、磁気バブルメモリチップをメモリとして使用する
ためには、通常、゛第２図（磁気バブルメモリデバイス
全体の側断面図）および第３図（メモリチップを搭載基
板に搭載した状態を示す拡大側断面図）に示子ようにし
て、磁気バブルメモリチップをチップ搭載用基板に取り
つけて使用していた。すなわち、例えば特開昭５５−１
４６６８７号公報に開示されているように、磁気バブル
メモリチップ１は、メモリパタンや電極を設けである面
を上にして、チップ搭載基板２のキャビティ４の底面に
接着剤１０を用いて固定され、メモリチップ側電極１１
とチップ搭載基板側電極１２とは、ボンディングワイヤ
３により電気的に接続されている。
ためには、通常、゛第２図（磁気バブルメモリデバイス
全体の側断面図）および第３図（メモリチップを搭載基
板に搭載した状態を示す拡大側断面図）に示子ようにし
て、磁気バブルメモリチップをチップ搭載用基板に取り
つけて使用していた。すなわち、例えば特開昭５５−１
４６６８７号公報に開示されているように、磁気バブル
メモリチップ１は、メモリパタンや電極を設けである面
を上にして、チップ搭載基板２のキャビティ４の底面に
接着剤１０を用いて固定され、メモリチップ側電極１１
とチップ搭載基板側電極１２とは、ボンディングワイヤ
３により電気的に接続されている。
上記ワイヤボンディングを行ったのち、軟らかいチップ
コートレジン４″をキャビティに注入して、メモリチッ
プ表面のパタンやボンディングワイヤを保護する。その
後、さらにチップ搭載基板２の外から、磁気バブルをメ
モリチップ面内で転送するための回転磁界発生用の内コ
イル５と外コイル６とを組み込み、メモリチップ内に磁
気バブルを保持するためのバイアス磁界を与える磁石板
ブロック８と、磁気バブルメモリデバイス使用時に磁気
バブルを消去するために必要なイレイズコイル７とを一
緒にモールドレジン９でモールドすることによりパンケ
ージングを行う。なお、チップ搭載基板２は第２図の断
面に対して直角方向の・両端で図示してないリードピン
（製造中は多数のリードビンが外側でフレームにより連
結されたリードフレームの形状で扱われる）が各電極に
接続され、これらリードはモールドレジンの外に出てか
ら下方に折り曲げられ、通常、周辺の駆動回路部品と一
緒にメモリボードと称するプリント基板に接続される。
コートレジン４″をキャビティに注入して、メモリチッ
プ表面のパタンやボンディングワイヤを保護する。その
後、さらにチップ搭載基板２の外から、磁気バブルをメ
モリチップ面内で転送するための回転磁界発生用の内コ
イル５と外コイル６とを組み込み、メモリチップ内に磁
気バブルを保持するためのバイアス磁界を与える磁石板
ブロック８と、磁気バブルメモリデバイス使用時に磁気
バブルを消去するために必要なイレイズコイル７とを一
緒にモールドレジン９でモールドすることによりパンケ
ージングを行う。なお、チップ搭載基板２は第２図の断
面に対して直角方向の・両端で図示してないリードピン
（製造中は多数のリードビンが外側でフレームにより連
結されたリードフレームの形状で扱われる）が各電極に
接続され、これらリードはモールドレジンの外に出てか
ら下方に折り曲げられ、通常、周辺の駆動回路部品と一
緒にメモリボードと称するプリント基板に接続される。
磁気バブルメモリデバイス内のメモリチップは、回転磁
界のスタート及びストップ時に磁気バブルの安定性を与
えるために、チ、７１面方向にもバイアス磁界を与えて
おく必要があるので、磁石板ブロック８に対し僅かに傾
斜させてあり、この傾斜角度には例えば±０．２度のよ
うな極めて高い精度が要求される。また、メモリチップ
のメモリパタン面の中心は、各種磁界のメモリチップ面
内での一様性を与えるために、磁気バブルメモリデバイ
ス内の厚さく図では上下）方向の中心に位置させなけれ
ばならない。例えば、メモリチップのメモリパタン面を
回転磁界用コイル５．６の中央に位置させるためには、
第３図に示すように、チップ搭載基板２を、基板下部か
らメモリパタン面までの高さｔ２、基板全体の厚さをｔ
とした場合、ｔ２＝ｔ／２となるように設計しなければ
ならない。一方、磁気バブルメモリデバイスの薄形化の
ためには、ｔをできるだけ小さくする必要があり、基板
のキャビティ底部の厚さｔｌを０．２關１こした場合で
も、メモリチップの厚さが０．５璽重の場合、基板全体
の厚さｔは１．５１となり、これ以上薄くすることが出
来ない。また、ｔ、が０．２１ｎの場合、チップ搭載基
板材質としてガラスエポキシやセラミックスを用いても
、ｔ、が薄いため僅かな力により基板が変形しやすく、
前述のメモリパタン面の傾斜角を常に高精度に維持でき
ず、磁気バブルメモリデバイスの製造歩留りが悪いとい
う問題を生じる。更に、メモリチップとチップ搭載基板
の電極同士をポンディングワイヤで接続するため、基板
のキャビティ内の電極が存在するステップ部分の長さｄ
として、例えば１．５ｆｉ程度必要であり、キャビティ
の長さｌを小さくするのに限界があり、磁気バブルメモ
リデバイスを十分小さくすることが出来なかった。
界のスタート及びストップ時に磁気バブルの安定性を与
えるために、チ、７１面方向にもバイアス磁界を与えて
おく必要があるので、磁石板ブロック８に対し僅かに傾
斜させてあり、この傾斜角度には例えば±０．２度のよ
うな極めて高い精度が要求される。また、メモリチップ
のメモリパタン面の中心は、各種磁界のメモリチップ面
内での一様性を与えるために、磁気バブルメモリデバイ
ス内の厚さく図では上下）方向の中心に位置させなけれ
ばならない。例えば、メモリチップのメモリパタン面を
回転磁界用コイル５．６の中央に位置させるためには、
第３図に示すように、チップ搭載基板２を、基板下部か
らメモリパタン面までの高さｔ２、基板全体の厚さをｔ
とした場合、ｔ２＝ｔ／２となるように設計しなければ
ならない。一方、磁気バブルメモリデバイスの薄形化の
ためには、ｔをできるだけ小さくする必要があり、基板
のキャビティ底部の厚さｔｌを０．２關１こした場合で
も、メモリチップの厚さが０．５璽重の場合、基板全体
の厚さｔは１．５１となり、これ以上薄くすることが出
来ない。また、ｔ、が０．２１ｎの場合、チップ搭載基
板材質としてガラスエポキシやセラミックスを用いても
、ｔ、が薄いため僅かな力により基板が変形しやすく、
前述のメモリパタン面の傾斜角を常に高精度に維持でき
ず、磁気バブルメモリデバイスの製造歩留りが悪いとい
う問題を生じる。更に、メモリチップとチップ搭載基板
の電極同士をポンディングワイヤで接続するため、基板
のキャビティ内の電極が存在するステップ部分の長さｄ
として、例えば１．５ｆｉ程度必要であり、キャビティ
の長さｌを小さくするのに限界があり、磁気バブルメモ
リデバイスを十分小さくすることが出来なかった。
また、半導体ＩＣチップを回路基板に高密度で量産的に
取りつける方法として、フェイスダウンポンディングと
かリードレスチップキャリア法などが用いられているが
、これらの手法に従来から用いられている材料、技術を
そのまま利用したのでは、磁気バブルメモリデバイスの
場合には良い結果が得られない。
取りつける方法として、フェイスダウンポンディングと
かリードレスチップキャリア法などが用いられているが
、これらの手法に従来から用いられている材料、技術を
そのまま利用したのでは、磁気バブルメモリデバイスの
場合には良い結果が得られない。
本発明の目的は、磁気バブルメモリチップをチップ搭載
基板のキャビティ内にフェイスダウン状態にして取りつ
け、チップ搭載基板の小形化、薄形化、及び前記高精度
傾斜角取りつけ作業の歩留り向上を図ることにある。
基板のキャビティ内にフェイスダウン状態にして取りつ
け、チップ搭載基板の小形化、薄形化、及び前記高精度
傾斜角取りつけ作業の歩留り向上を図ることにある。
上記目的を達成するために本発明においては、磁気バブ
ルメモリチップのメモリパタン及び電極を形成させた面
を、チップ電極に対応して電極を配置したチップ搭載基
板のキャビティ底面に対向させ、これら両面上の対応電
極の間に、接着性を有し且つ厚さ方向にのみ導電性を有
する異方性導電膜を挟ませ、加熱圧着操作によって、上
記対応電極同士を電気的ならびに機械的に接続、結合さ
ゼることとした。
ルメモリチップのメモリパタン及び電極を形成させた面
を、チップ電極に対応して電極を配置したチップ搭載基
板のキャビティ底面に対向させ、これら両面上の対応電
極の間に、接着性を有し且つ厚さ方向にのみ導電性を有
する異方性導電膜を挟ませ、加熱圧着操作によって、上
記対応電極同士を電気的ならびに機械的に接続、結合さ
ゼることとした。
第１図（ａ）は本発明一実施例のメモリチップ搭載個所
の第３図の場合と同方向の拡大側断面図、第１図（ｂ）
は同一個所を直角方向から見た側断面図である。チップ
搭載基板２′のキャビティ底部の電極１２°の表面に、
上側のみに離型紙が付着した厚さ０．０３ｍの異方性導
電膜（例えばソニーケミカル社製（：Ｐ４Ｏ１０） １
３を乗せ、離型紙の上部に、温度１４０℃のホットプレ
ートを１〜２秒接触させ、電極１２゛ と異方性導電膜
面の下面とを仮接着した。次ぎに異方性導電膜上の離型
紙を剥し、異方性導電膜１３の上面に、メモリパタン及
び電極の在る面を下にしたメモリチップを、チップ側電
極と基板側電極を対向させ両側の電極のピッチが合うよ
うに位置決めして乗せた。次ぎに、表面に耐熱性のゴム
を付着させたホットプレートをメモリチップ面に１０秒
間接触させ、異方性導電膜とメモリチップ側電極および
基板側電極とを完全に接着させた。ホットプレートの温
度は、ゴムの部分で１２０ ’ｃ、接着圧力は３５ｋｇ
／−であった。異方性導電膜は、厚さ方向だけに導電性
を有し、厚さ方向と直角な方向ではすべて絶縁性を有す
るため、異方性導電膜を挟んで対向する電極間のみ導通
する。この実施例に用いたメモリチップ全体の厚５さは
０．５鶴であり、第１図（ｂ）のｔ２’ を０．５ｆｌ
としてｒ、ｌ −ｔ ｌ ／ ２となるようにした異
方性導電膜を使用するためのチップ搭載基板２゛のキャ
ビティ下部の厚さｔ、”は０．４５ｍｍ、基板全体の厚
さＬ゛は１．Ｏｎとなり、従来の基板の厚さｔよりも０
．５１小さくすることが出来た。また、第１図（ａ、）
に示したキャビティ長さｌｏは、第４図に示しｋような
ワイヤボンディング用の幅ｄのステップが不要となるた
め、従来の基板のキャビティ長さｉより２ｄだけ小さく
（すなわち＃’＝７！−２ｄ）とすることが出来た。
の第３図の場合と同方向の拡大側断面図、第１図（ｂ）
は同一個所を直角方向から見た側断面図である。チップ
搭載基板２′のキャビティ底部の電極１２°の表面に、
上側のみに離型紙が付着した厚さ０．０３ｍの異方性導
電膜（例えばソニーケミカル社製（：Ｐ４Ｏ１０） １
３を乗せ、離型紙の上部に、温度１４０℃のホットプレ
ートを１〜２秒接触させ、電極１２゛ と異方性導電膜
面の下面とを仮接着した。次ぎに異方性導電膜上の離型
紙を剥し、異方性導電膜１３の上面に、メモリパタン及
び電極の在る面を下にしたメモリチップを、チップ側電
極と基板側電極を対向させ両側の電極のピッチが合うよ
うに位置決めして乗せた。次ぎに、表面に耐熱性のゴム
を付着させたホットプレートをメモリチップ面に１０秒
間接触させ、異方性導電膜とメモリチップ側電極および
基板側電極とを完全に接着させた。ホットプレートの温
度は、ゴムの部分で１２０ ’ｃ、接着圧力は３５ｋｇ
／−であった。異方性導電膜は、厚さ方向だけに導電性
を有し、厚さ方向と直角な方向ではすべて絶縁性を有す
るため、異方性導電膜を挟んで対向する電極間のみ導通
する。この実施例に用いたメモリチップ全体の厚５さは
０．５鶴であり、第１図（ｂ）のｔ２’ を０．５ｆｌ
としてｒ、ｌ −ｔ ｌ ／ ２となるようにした異
方性導電膜を使用するためのチップ搭載基板２゛のキャ
ビティ下部の厚さｔ、”は０．４５ｍｍ、基板全体の厚
さＬ゛は１．Ｏｎとなり、従来の基板の厚さｔよりも０
．５１小さくすることが出来た。また、第１図（ａ、）
に示したキャビティ長さｌｏは、第４図に示しｋような
ワイヤボンディング用の幅ｄのステップが不要となるた
め、従来の基板のキャビティ長さｉより２ｄだけ小さく
（すなわち＃’＝７！−２ｄ）とすることが出来た。
また、キャビティ下部の厚さを従来基板のｔ、＝０．２
鰭からｔ、” −０，４５ｔｍと２倍以上厚くすること
により、基板の変形を非常に小さくすることが出来るよ
うになった。
鰭からｔ、” −０，４５ｔｍと２倍以上厚くすること
により、基板の変形を非常に小さくすることが出来るよ
うになった。
以上説明したように本発明によれば、従来よりもメモリ
搭載基板のキャビティ長さが小さくなり、基板の全体厚
さが薄くなるので、磁気バブルメモリデバイス全体とし
て小形かつ薄形となり、基板キャビティ底部の厚さが太
き（なるので基板の変形が非常に小さくなり、磁石板ブ
ロックに対するチップ傾斜角の精度を高くする゛ことが
できるようになって、製造歩留りを著しく向上できる。
搭載基板のキャビティ長さが小さくなり、基板の全体厚
さが薄くなるので、磁気バブルメモリデバイス全体とし
て小形かつ薄形となり、基板キャビティ底部の厚さが太
き（なるので基板の変形が非常に小さくなり、磁石板ブ
ロックに対するチップ傾斜角の精度を高くする゛ことが
できるようになって、製造歩留りを著しく向上できる。
第１図（ａ）は本発明−実施例のメモリチップ搭載個所
の拡大側断面図、第１図（ｂ）は同一個所を直角方向か
ら見た側断面図、第２図は磁気バブルメモリデバイス全
体の側断面図、第３図はメモリチップを搭載基板に搭載
した状態を示す拡大側断面図である。 １−メモリチップ、 ２．２′−チップ搭載基板、
４−キャビティ、 ５−回転磁界用内コイル、 ６
−回転磁界用外コイル、 ７−イレーズコイル、８−１
石板フロック、 ９−モールドレジン、 １０−・−
チップ固定用接着剤、１１．１１’−メモリチップ側電
極、１２．１２’ 一基板側？ｌｉ極、１３−異方性
導電膜。 代理人 弁理士 高橋 門人 １、、） 第 １ 図 第 ２ 図 第 ３ 図
の拡大側断面図、第１図（ｂ）は同一個所を直角方向か
ら見た側断面図、第２図は磁気バブルメモリデバイス全
体の側断面図、第３図はメモリチップを搭載基板に搭載
した状態を示す拡大側断面図である。 １−メモリチップ、 ２．２′−チップ搭載基板、
４−キャビティ、 ５−回転磁界用内コイル、 ６
−回転磁界用外コイル、 ７−イレーズコイル、８−１
石板フロック、 ９−モールドレジン、 １０−・−
チップ固定用接着剤、１１．１１’−メモリチップ側電
極、１２．１２’ 一基板側？ｌｉ極、１３−異方性
導電膜。 代理人 弁理士 高橋 門人 １、、） 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- 磁気バブルメモリチップのメモリパタン及び電極を形成
させた面を、チップ電極に対応して電極を配設したチッ
プ搭載用基板の収納用凹部底面に対向させ、接着性が有
り且つ厚さ方向にのみ導電性を有する異方性導電膜を、
前記対向する両面の対応電極間に挟ませ、加熱圧着操作
によって、これら対応電極同士を電気的ならびに機械的
に接続、結合したことを特徴とする磁気バブルメモリデ
バイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135105A JPS6116087A (ja) | 1984-07-02 | 1984-07-02 | 磁気バブルメモリデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135105A JPS6116087A (ja) | 1984-07-02 | 1984-07-02 | 磁気バブルメモリデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116087A true JPS6116087A (ja) | 1986-01-24 |
Family
ID=15143952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135105A Pending JPS6116087A (ja) | 1984-07-02 | 1984-07-02 | 磁気バブルメモリデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116087A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119093A (ja) * | 1986-04-10 | 1988-05-23 | Fujitsu Ltd | 磁気バブルメモリデバイス |
-
1984
- 1984-07-02 JP JP59135105A patent/JPS6116087A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119093A (ja) * | 1986-04-10 | 1988-05-23 | Fujitsu Ltd | 磁気バブルメモリデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754319A (en) | IC card and method for manufacturing the same | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH05270183A (ja) | Ｉｃモジュール用支持体 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| JP2002270717A (ja) | 半導体装置 | |
| JPS62293749A (ja) | 半導体装置の３次元的実装構造およびその製造方法 | |
| JP2893522B2 (ja) | Ｂｇａ半導体パッケージ及びその製造方法 | |
| JPS6116087A (ja) | 磁気バブルメモリデバイス | |
| JPH06216277A (ja) | 半導体装置およびその半導体装置を組み込んだｉｃカード | |
| JPH05151424A (ja) | 集積回路トークン | |
| JPS60245291A (ja) | 半導体装置 | |
| JPH0521701A (ja) | 混成集積回路装置 | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| JPH02177553A (ja) | 集積回路装置およびその製造方法 | |
| JPH0262297A (ja) | 集積回路装置およびそれを用いたｉｃカード | |
| JP3485736B2 (ja) | 半導体装置とその製造方法 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JPH0276798A (ja) | 集積回路装置の製造方法 | |
| JPH04364763A (ja) | 樹脂封止型半導体装置 | |
| JPH01210393A (ja) | 集積回路装置 | |
| JPS6187292A (ja) | 磁気バブルメモリデバイスの製造方法 | |
| JP2542227B2 (ja) | 混成ｉｃ基板装置 | |
| JPH02103195A (ja) | 集積回路装置の製造方法 |