JPS63119093A - 磁気バブルメモリデバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 ・概要 ・産業上の利用分野 ・従来の技術 ・発明が解決しようとした問題点 ・問題点を解決するための手段 ・作用 ・実施例 （１）デバイス構造およびデバイス組立の説明（２）駆
動コイル体の製法説明 （３）チップ組立体の製法説明 ・発明の効果 〔概要〕 本発明は回転磁界発生用のＸＹ駆動コイルを少なくとも
絶縁樹脂体内にインサートモールドし。

且つ該樹脂体中にはバブルメモリチップを挿着収容する
貫通穴を、該樹脂体外表面にはバイアス磁石板を収容す
る凹部を設けて駆動体を構成し９組立容易で安価な磁気
バブルメモリデバイスを実現したものである。

〔産業上の利用分野〕

磁気バブルメモリデバイスは記憶情報が不揮発で書替え
が容易であること２機械的可動部分がなく固体素子なの
で信頼性が高いこと、高記憶密度であるなどの優れた特
徴を持ち、電子交換機やパーソナルコンピュータ、ＮＣ
装置、ＯＡ機器等のメモリとしてその使用分野が急速に
広がりつつある。

この種デバイスは既に４Ｍｂｉｔ容量のものまで製品化
され、現在主に１６Ｍｂｉｔ容量について研究開発が盛
んに行なわれている状況にあるが、半導体やフロンピデ
ィスク等の競合メモリの進歩も著しいことから、小型・
高記憶容量のバブルメモリデバイスを安価に提供するこ
とが強く要望されている。

〔従来の技術〕

従来のバブルメモリデバイスは概略９回転磁界発生用の
Ｘ、Ｙソレノイドコイルを略Ｅ字形のチップ実装基板に
直交関係で挿着し、コイル挿着の該チップ実装基板を整
磁板やバイアス磁石板と共に、複数の外部端子がディア
ル・イン・ライン（ＤＩＰ）形式で取付けられている絶
縁枠内に収容し、該絶縁枠に磁気シールドケースを被着
して構成されていた。

〔発明が解決しようとした問題点〕

従来のバブルメモリデバイスは各構成部品（バブルメモ
リチップ、Ｘ、Ｙソレノイドコイル、Ｚコイル、整磁板
、バイアス磁石板、シールドケース、外部端子付絶縁枠
等）を１つの組立ライン上に次々に供給してデバイスを
製造しているが、多数の組立作業および多（の組立時間
を要しており。

組立信頼性の低下やデバイス価格の高騰を招いていた。

〔問題を解決するための手段〕

本発明は上記従来欠点を解決するために９面内回転磁界
発生用のＸＹ駆動コイルが少なくともインサートモール
ドされた絶縁樹脂体を有し、該樹脂体は磁気バブルメモ
リチップを挿着する貫通穴を備えた筒状体からなり、且
つ該筒状絶縁樹脂体の外表面には少なくともバイアス磁
石板を収容する凹部が形成されている磁気バブルメモリ
デバイスの駆動コイル体を提供したものである。

〔作用〕

本発明では駆動コイルをインサートモールドし且つバイ
アス磁石を収容する凹部を備えた筒状樹脂体にて駆動コ
イル体を形成したことにより、バブルメモリデバイスの
組立作業系をバブルメモリチップ組立体と該駆動コイル
体とに分けて別々に組立て、それらを組合せてデバイス
としたことができ９組立作業の並列進行による組立作業
時間の短縮化、効率化が図れ、また組立作業もより単純
化できるため組立信頼性の向上も図れる。

空白 〔実施例〕 以下２本発明の一実施例を図面に沿って説明する。

第１図は本発明に係るバブルメモリデバイスの基本的構
成を示す分解斜視部、第２図は本デバイスの側断面図、
第３図は本デバイスに用いられるバブルメモリチップの
一例を示す平面図、第４図は本デバイスの駆動コイル仮
固定状態を示す斜視図、第５図は第４図のコイルのイン
サートモールド工程を説明するための側断面図、第６図
は本デバイスの駆動コイル体を示す斜視図、第７図はチ
ップ組立体と駆動コイル体の組立て状態を示す斜視図、
第８図は本デバイスのチップ組立体の製造方法を説明す
る平面図、第９図（Ａ）（Ｂ）は第８図の配線フィルム
を部分的（単位配線パターン）に拡大した平面図と側断
面図、第１０図は（Ａ）（Ｂ）と第１１図（Ａ）（Ｂ）
は第８図の第１、第２配線フイルムのパターン切断工程
を説明する平面図、第１２図と第１３図は第１０図、第
１１図における第１．第２配線フイルムのパターン接続
状態を示す平面図と部分拡大斜視図、第１４図は第１２
図、第１３図におけるパターン接続工程を説明する側断
面図、第１５図は製作された本発明に係るチップ組立体
の斜視図である。

＜１）デバイス構造およびデバイス組立の説明本デバイ
ス構造を第１．２．３．７．１５図を参照しながら説明
する。

これら図において、ｌＯと１１はバブルメモリチップ、
２０と２１および２２は非磁性あ絶縁板からなるスペー
サ部材と抑え部材、３０と４０は主および副の配線体で
ある配線フィルム、５０はチップ組立体、６０．６１．
６２は回転磁界発生用のＸ、Ｙコイル、６３はＺコイル
、７０は駆動コイル体、８０と８１は端子板、９０はバ
イアス磁界を均一化させる整磁板、９１はチップ面に垂
直なバイアス値界を発生するバイアス磁石板、９２は磁
気シールドケース、９３は端子案内穴９４を備えた絶縁
板、９５は磁性或は非磁性からなるカバーである。

各メモリチップ１０．１１は例えば第３図の如く、１チ
ツプ内に複数のメモリブロック（図では４個）を備えた
もので、一部拡大して示すように各ブロックはバブル発
生器Ｇ、Ｇ２　、バブル検出器り、書込み側メジャーラ
インＭＷＩ　、ＭＷ２　。

読出し側メジャーラインＭＲＩ　、ＭＲ２、イーブン側
マイナーループＥｍ、オフド側マイナーループＯｍを有
するイーブン／オツド方式のメモリブロックを構成して
いる。

本実施例はメモリチップ１０．１１を２個実装した場合
のデバイスを示しており、各チップの記憶密度が例えば
８Ｍｂｉｔであれば１６Ｍｂｉｔ容量のデバイスが、ま
た１６Ｍｂｉｔであれば３２Ｍｂｉｔ容量のデバイスが
形状小形にして得られる。

メモリチップ１０は後述の如く主配線フィルム３０の配
線パターンに接続され、メモリチップ１１も同様に副配
線フィルム４０に接続されており。

該メモリチップ１０，１１が同一位置で互いに重なり且
つ平行状態になるように、主配線フィルム３０上に副配
線フィルム４０を実装してチップ組立体５０が構成され
ている。

このチップ組立体５０は第１５図にも示すように、配線
フィルム３０．４０間にスペーサ部材２０を介在してメ
モリチップ１０．１１間に一定隙間を与え、且つ該スペ
ーサ部材２０と抑え部材２１゜２２で配線フィルム３０
．４０を挟持することにより、該チップ１０．１１を互
に平行状態に保持している。

またスペーサ部材２０と配線フィルム３０．４０および
抑え部材２１．２２は互に接着固定され、且つ後述する
ように副配線フィルム４０の配線パターンが主配線フィ
ルム３０の配線パターンに電気接続されており、更にチ
ップ１０．１１と外部のバブル制御回路との接続のため
核上配線フィルム３０の両端部がチップ両側より導出し
ている。　駆動コイル体７０は絶縁導線を平面状に多重
巻きしこれをコの字形に折曲げた一対のＸコイルとして
の折曲げ平板コイル６１．６２と、絶縁導線を筒状に多
重巻きしたＹコイルとしてのソレノイドコイル６０およ
びバイアス磁界調整や情報−括消去を行なうための２コ
イル６３を有し、これらコイル６０．６１．６２．６３
を絶縁樹脂体７１中にインサートモールドして構成され
ている。

この駆動コイル体７０によるメモリチップ１１゜１２面
に平行な回転磁界発生は折曲げ平板コイル６１．６２に
よるＸ方向磁界とソレノイドコイル６０によるＹ方向磁
界の合成によって得られるが。

これについては例えば“特公昭５５−２０３０７号公報
“に詳しく述べられている。また絶縁導線をリング状に
多重巻きしたＺコイル６３は回転磁界とほぼ直交した磁
界を発生する。

また駆動コイル体７０の樹脂体７１はチップ組立体５０
を収容する傾斜貫通穴７２を備えた筒状体からなり、そ
の上下外表面に整磁板９０．磁石板９１を収容する凹部
７３を備えており、またその両端外側面にはインサート
モールドしたコイル６０．６１，６２．６３の入出力端
子部である口出し線６４が導出している。

尚、第１図の駆動コイル体７０は樹脂体が被着していな
い状態のコイル配置（実線コイルは組合せ状態１点線コ
イルは分解状態）を示している。

そして第７図の如く、樹脂体７１の凹部に整磁板９０と
磁石板９１を組込みその外周にシールドケース９２を挿
着した状態の駆動コイル体７０に対し、チップ組立体５
０を挿入配置し、該駆動コイル体７００両側より導出し
ている主配線フィルム３０の両端部に端子板８０．８１
を取付ける。

この際、チップ組立体５０の挿入配置は貫通穴７２内に
一方側から挿入し、チップ１０．１１がコイル６０〜６
３および磁石板９１の中央部に位置するように配置して
２図示せず接着樹脂にて固定される。この挿着状態にお
いて貫通穴７２の傾斜によってチップ１０．１１の表面
が磁石板９１の対向面に対し斜めの配置になり、該チッ
プ１０゜１１にはホールド磁界が印加されることになる
。

また端子板８０．８１はセラミック基板８２の裏面側に
多数の端子ピン８３が直角に固定されたピングリッドア
レイ板で、該セラミック基板８２の内層には図示せぬ導
体パターンが形成され、且つ表面には多数の端子パッド
８４が一列に配置されており、該端子パッド８４はスル
ーホールを通じ上記導体パターンを介して所望の端子ピ
ン８３に接続されている。

そして、端子板８０．８１は端子パッド８４の夫々と主
配線フィルム３０の両端部に露出形成されている配線パ
ターン３１の夫々が熱圧着ボンディングにより接続され
る。

また主配線フィルム３０の両端部にはコイル給電用配線
パターンの端部を露出させた接続パッド３２が複数個形
成されており、該パッド３２の夫々に上述のコイル口出
線６４の端部がフォーミングを持った状態で半田付は等
にて接続される。

その後、主配線フィルム３０の両端部は第７図に点線図
示の如くシールドケース９２の裏面側に湾曲され、該両
端部とシールドケース９２が接着固定されることによっ
て、端子板８０．８１がシールドケース９２の裏面側に
端子ピン８３を直角に突出させた状態で固着される。

このように組立てられたデバイス構造体は、開口を上方
に向けたカバー９５の内部に端子板８０゜８１を上方に
位置させた状態で収容され、しかる後接着樹脂９６を該
カバー９５内に注入することで一体化される。

そして最後に端子ピン８３が外方に突出するように絶縁
板９３にてカバー９５の開口を塞ぎ、該カバー９５と絶
縁板９３を接合することで１本発明に係るバブルメモリ
デバイスが製作される。

尚、接着樹脂９６はカバー９５内にデバイス構造体が埋
まるように充満させても良い。

また第７図の状態で且つ端子板８０．８１を設けずに、
直接主配線パターン３０の両端部に露出している配線パ
ターン３１を図示せぬ実装用プリント板に接続し、また
シールドケース９２を該プリント板に固定バンドで保持
させる実装形態としても良い。

（２）駆動コイル体７０の製法説明 駆動コイル体７０の製造方法について第４図〜第６図を
参照しながら説明する。

第４図はコイル６０〜６３の仮固定状態を示している。

これは図示せぬ平板治具を用い、該治具の両側に折曲げ
平板コイル６１．６２を第１図の点線コイルの如く嵌め
込み、更にその上にソレノイドコイル６０を嵌め込み、
且つＺコイル６３を該ソレノイドコイル６０に嵌め込ん
でセットする。次にソレノイドコイル６０の入出力口出
し線６４ａ。

６４ｂ、折曲げ平板コイル６１．６２の巻初めの入出力
口出し線６４ｃ、６４ｄ、Ｚコイル６３の入出力口出し
線６４　ｅ、　　６４　ｆを夫々両側に引出し、また折
曲げ平板コイル６１．６２の巻終りの口出し線６４ｇ、
６４ｈを接続した後、接着剤６５を摘下してコイル６０
〜６３を予じめ仮固定する。

しかる後該コイルを治具より外して第５図の如き樹脂モ
ールド金型にセットし、該コイルのインサートモールド
を行なう、このモールド金型は上下型６６．６７および
左右コア６８．６９が夫々上下左右に開閉（コア６８．
６９の開閉は角度θを持つ）する構成からなり２口出し
線６４ａ〜６４ｆは上下型６６．６７の左右コア６８．
６９との合せ面に図示せぬ案内溝を設けることにより保
持される。そして、該モールド金型内にコイルをセット
した状態でキャビティ内に絶縁樹脂を注入することによ
り、第６図の如き駆動コイル体７０が製作される。

この駆動コイル体７０は凹部７３内に整磁板９０、磁石
板９１を収容し、且つシールドケース９２を挿入した後
、磁石板９１が所望のバイアス磁界値になるよう外部磁
界印加により着磁され２本発明に係る駆動コイル体７０
が製造される。

そして、この駆動コイル体７０とチップ組立体５０を組
み合せて本発明に係るデバイスが得られる。

（３）チップ組立体５０の製法説明 チップ組立体５０の製造方法について第８図〜第１５図
を参照しながら説明する。

第８図において、３０ａは主配線フィルム３０を得るた
めのテープ状配線フィルム、４０ａは副配線フィルム４
０を得るためのテープ状配線フィルムであり、これらフ
ィルム３Ｑａ、４０ａには第９図に示す単位配線パター
ンが複数群フィルムの長手方向に連続的に形成されてい
る。

フィルム３０ａ、４０ａは外形形状および配線パターン
の配線状態が全く同じフィルムであって。

後述する製造過程によって主および副の二種類の配線フ
ィルム３０．４０が形成される。

第９図（Ａ）（Ｂ）にはフィルム３０ａ、４０ａの単位
配線パターンが拡大視されており１図中３１ａは２本の
平行分岐パターン３１ａ−１，３１ａ−２を有するチッ
プ接続用の配線パターン（図では両側に夫々９本）、３
１ｂはコイル給電用の配線パターン（図では両側に夫々
３本）、３２は接続パッド、３３は可撓性絶縁フィルム
、３４はフィルム両側部に所定ピッチで形成されたフィ
ルム送り穴、３５はメモリチップ１０，１１の収容穴、
３６は切断位置決め用の穴、３７は重ね位置合せ用の丸
穴である。また３８は配線パターン３１ａ、３１ｂの両
端部を部分的に完全に露出させて端子板接続部を形成さ
せる帯状開口、３９は配線パターン３１ａの中間部を部
分的に完全に露出させて。

主および副配線フィルム３０．４０のパターン接続およ
び分岐パターンの選択的切断を行なうための帯状開口で
ある。

第９図（Ａ）（Ｂ）の如く各単位配線パターンは収容穴
３５の中心線を境としてフィルム長手方向に左右対称に
形成されており、また隣接した該各単位配線パターンは
その配線パターン３１ａ。

３１ｂ端部を接続した状態にパターン形成されている。

フィルム３０ａ、４０ａは各単位配線パターン毎に予じ
め穴３４．３５．３６．３７が形成された絶縁フィルム
３３上に厚さ３５μｍ程度のテープ状銅箔４１　（第１
４図参照）を接着固定し、該銅箔４１をバターニング（
レジスト露光・現像−銅エツチング処理）して配線パタ
ーン３１ａ、３１ｂが形成されている。また各配線パタ
ーン３１ａ、３１ｂの表面にはパターン同士の熱圧着ボ
ンディング接続を確実にするため、厚さ２〜５μｌ程度
の金層４２　（第１４図参照）がメッキ付着される。こ
のメッキ付着は銅箔バターニング後金メッキ処理するこ
とにより行なわれ、これにより銅パターン表面に金１ｉ
４２が形成された配線パターン３１３．３１ｂが得られ
る。

このように形成された一方の配線パターン３１ａは開口
３８．３９を渡って絶縁フィルム３３上に付着しており
、その一端部は収容穴３５の内側に所定ピッチで突出し
てチップ接続端４３を構成し、且つ他端部において分岐
パターン３１ａ−１，３１ａ−２が連結パターン４４に
より接続されている。また他方の配線パターン３１ｂも
開口３８を渡って絶縁フィルム３３上に付着しており、
その一端部に接続パッド３２が接続されている。

尚、４５と４６（第９図（Ａ）には点線図示）はスクリ
ーン印刷にて絶縁フィルム３３上に付着された絶縁膜で
あって、４５は接続バッド３２が露出するように分岐パ
ターン３１ａ−１，３１ａ−２および配線パターン３１
ｂを被い、４６は収容穴３５の周囲に位置した配線パタ
ーン３１２．３１ｂを被ってパターン間の絶縁性を高め
ている。

以上の構成からなるフィルム３０ａ、４０ａは図示せぬ
送り機構と送り穴３４の係合によって順次送り操作され
ながら１図示せぬボンディング装置、切断装置を通って
加工され、チップ組立体５０が製作される。

即ち第８図（配線パターンを省略）に示す如く、フィル
ム３０ａは初め（Ａ）のようにフィルムだけの状態にあ
るが、これが所定ピンチ送り操作されると（Ｂ）のよう
にまずチップ１０が実装される。このチップ実装はボン
ディング装置内で。

チップ１０を収容穴３５に位置決めし、接続４３とチッ
プ１０の接続パターン４７とを熱圧着ボンディングして
行なわれる。第９図にはこのチップ実装状態が示されて
いる。更にフィルム３０ａが送り操作されるとチップ１
０は（Ｃ）においてチップ試験が行なわれる。このチッ
プ試験は開口３８より露出している配線パターン３１ａ
にブローμを接触させ、チップ１０の発生器Ｇ１．Ｇ２
や検出器りおよびチップ内のゲート（スワップゲートや
レプリケートゲート）の抵抗値測定が行なわれる。また
外部より実際に回転磁界やバイアス磁界を印加してチッ
プ１０を動作させ、該チップ１０の良否を判断する。

またフィルム４０ａについてもフィルム３０ａと同様（
Ａｏ）の状態から（Ｂ“）の送り位置でチップ１１を熱
圧着ボンディングして実装し、　　（Ｃｏ）の送り位置
でチップ試験を行なう。

次に送り位置（Ｄ）（Ｄ’）においてフィルム３０ａ、
４０ａは良品の単位配線パターンに対し選択的なパター
ン切断加工を受ける。

この切断加工の状況が第１０図（Ａ）（Ｂ）と第１１図
（Ａ）（Ｂ）に示されている。

該図は第９図（Ａ）の開口３９付近の配線パターン３１
ａを拡大視したもので、第１０図がフィルム４０ａ、第
１１図がフィルム３０・ａの場合である。

フィルム４０ａは第１０図（Ａ）の蛇行した切断線ａ　
−・ａｏの位置で絶縁フィルム３３の両側および分岐パ
ターン３１ａ　−１、３１ａ−２が開口３９内で切断さ
れ、また第９図（Ａ）の切断線ｂ・・ｂｌおよびＣ・−
ｃ　ｌにおいて絶縁フィルム３３の上下位置が切断され
る。

この結果、第１０図（Ｂ）の如く配線パターン３１ａは
一方の分岐パターン３１ａ−１のみが絶縁フィルム３３
の両側より突出した状態になり、且つこの状態の配線フ
ィルムが第８図の如くフィルム４０ａから切出されてチ
ップ実装済の副配線フィルム４０となる。

一方フィルム３０ａは第１１図（Ａ）の如く点線部分４
８において各分岐パターン３１ａ−１が絶縁フィルム３
３と共に打抜き切断され、その結果該分岐パターン３１
ａ−１は第１１図（Ｂ）の如く開口３８内で配線パター
ン３１ａとは分離された状態に加工される。

更にフィルム３０ａが送り操作され（Ｅ）の位置に来る
と、該フィルム３０ａ上にチップ実装済副配線フィルム
４０とスペーサ部材２０および抑え部材２１．２２が載
置され、該フィルム３０ａと４０の配線パターン接続が
行なわれる。

尚、スペーサ部材２０と抑え部材２１．２２は同一形状
からなり、中央部にチップ収容穴３５に対応した矩形貫
通穴２３．その両側に開口３９に対応した帯状穴２４．
その四隅に穴３７に対応した位置決め穴２５が形成され
ている。

そして（Ｅ）位置における状態は第１４図に示す如く、
ボンディング装置の支持台１００に植立された４本（図
では１本のみ図示）の位置決めピン１０１を案内として
該支持台１００上に、抑え部材２１．フィルム３０ａ、
スペーサ部材２０゜チップ実装済副配線フィルム４０．
抑え部材２２が夫々の穴２５．３７を通して載置される
。またこの際、抑え部材２１の上面に、スペーサ部材２
０の上下面に、抑え部材２２の下面には夫々予じめ接着
剤が塗布されていることから、これらの部材２０．２１
．２２とフィルム３０ａ、４０との接着固定が行なわれ
る。

このように載置された状態からボンディング装置の圧着
ヘッド１０２が開口３９内に降下することにより、チッ
プ実装済副配線フィルム４０の夫々の分岐パターン３１
ａ−１とフィルム３Ｑａの夫々の分岐パターン３１ａ−
１が熱圧着ボンディングされ電気接続される。

このボンディングの際２分岐パターン１３ａ　−１のボ
ンディング箇所に予めバンプを形成しておけば、ボンダ
ビイリティ、接続信頼性が一層向上する。

この結果、フィルム３０ａの一方の分岐パターン３１ａ
−２だけが配線パターン３１ａを介−してチップ１０に
接続し、他方の分岐パターン３１ａ−１は上方のチップ
実装済副配線フィルム４０の分岐パターン３１ａ−１と
開口３９内で接続されて配線パターン３１ａを介してチ
ップ１１に接続する。

尚、第１２図にはこの接続部分が平面図、第１３図には
斜視図として図示されており、１０３がボンディング接
続点となっている。

チップ実装済副配線フィルム４０が接続実装されたフィ
ルム３０ａは更に送り操作され、所定位置において切断
装置によって第９図に示す切断線ｂ　−ｂ”、ｃ・−ｃ
”、ｄ　−ｄ”、ｅ・−ｅ’位置でのフィルム切断加工
を受け、これによって該フィルム３０ａからチップ実装
済主配線フィルム３０が形成されると同時に、第１５図
に示す２個のチップ１０．１１が実装されたチップ組立
体５０が製作される。

第１５図において、４９はフィルム３０ａを切断線ｄ−
ｄ　’、　　ｅ　　−・・ｅ°位置で切断したことで生
じたフィルム残部であり、これは上記切断によって分離
された分岐パターン３１ａ−１，３１ａ−２の端部を保
持してパターン曲りを防ぎ、端子板８０゜８１の端子パ
ッド８４との接続を確実なものにしている。

このように製作されたチップ組立体５０は上述したよう
に駆動コイル体７０やシールドケース９２等と組合され
て本発明に係る磁気バブルメモリデバイスが製造される
。

尚、上記チップ組立体５０の製造説明においてチップ実
装済副配線フィルム４０がチップ実装済主配線フィルム
３０の製作と同時進行にて製作されるように説明したが
、予じめ該フィルム４０を別工程にて多数製作して用意
しておいても良い。

また上記（Ｅ）位置において各部品（フィルム４０等）
の載置と配線パターン接続が同時に行なわれるように説
明したが、載置工程を別位置にて行ない、その後配線パ
ターン接続処理を行なうようにしても良い。

更に上記実施例デバイスではバブルメモリチップを２個
積み重ねることから配線パターンの分岐パターンを２本
としたが、該分岐パターンはバブルメモリチップの数に
応じて設定すれば良く１例３１１１Ｎ積み重ねる場合に
は３本の分岐パターンにして上述の構成を実施すること
により更に高記憶容量のデバイスが得られる。

空白 〔発明の効果〕 以上の本発明によれば、駆動コイルおよびバイアス磁石
等をバブルメモリチップとは別にユニットとして組立て
ることが可能になり２組立作業の短縮化、高信頼性化が
図れるなど、安価な磁気バブルメモリデバイスを多量に
提供でき、その実用上の効果は極めて著しい。

【図面の簡単な説明】

第１図は本発明に係るバブルメモリデバイスの基本的構
成を示す分解斜視図、第２図は本デバイスの側断面図、
第３図は本デバイスに用いられるバブルメモリチップの
一例を示す平面図、第４図は本デバイスの駆動コイル仮
固定状態を示す斜視図、第５図は第４図コイルのインサ
ートモールド工程を説明するための側断面図、第６図は
本デバイスの駆動コイル体を示す斜視図、第７図はチッ
プ組立と駆動コイル体の組立て状態を示す斜視図、第８
図は本デバイスのチップ組立体の製造方法を説明する平
面図、第９図（Ａ）（Ｂ）は第８図の配線フィルムを部
分的に拡大した平面図と側断面図、第１０図（Ａ）（Ｂ
）と第１１図（Ａ）ターン切断工程を説明する平面図、
第１２図と第１３図は第１０図、第１１図における第１
．第２配線フイルムのパターン接続状態を示す平面図と
部分拡大斜視図、第１４図は第１２図、第１３図１．・
におけるパターン接続工程を説明する側断面図。 第１５図は製作された本発明に係るチップ組立体の斜視
図である。 〔符号の説明〕 １０、　１１　−−−−−−−一・−・・−・−バブル
チップメモリ３０　−−−−−−−−−−−−　チップ
実装済主配線フィルム４０　−−−−−−−−−−−−
　チップ実装済副配線フィルム３０ａ、４０ａ　　・−
テープ配線フィルム３１．３１ａ、３１ｂ　　−ｍ−配
線パターン３１ａ−１，３１ａ−２−分岐パターン５０
−・・−・・−−−−−−−−−−・−−−−−−・−
チップ組立体６０〜６３−・−・−・−・−・−コイル
７０　−−−−−−・−−−−−−−−−−〜・・−−
−ｍ−−−コイル組立体８０．８１−・・−・−・−・
−一−−−・−−−一　端子板９１−・−−−−〜−・
−・−−−−−−−−−−−−一−バイアス磁石板９２
　−−−−−一・−一一一−−−・・−・−・−磁気シ
ールドケース＄／θ図 手続補正書ｒ方式） １．１１件の表示 昭和　６１年特許願第３２３５ｏ　　号−一９に３７０
シムニビｊ５スｌシとシ４２乙ぺ・１ノ〜ろ＆コグｌム
４−ζ−−−−３、補正をする者 り【作との関係　　　　　↑シ許出歇（人１、ｌＥ所　
神奈川県用崎市中原区上小ＩＩＩ中１０１５番地（５２
２）名称富士通株式会社 ４、代　　理　　人　　　　　住所　神奈川県用崎市中
原区上小口１中１０１５番地７、補正の対象 （１）明細書の「図面の簡単な説明」の欄補正の内容 （１）　　明細書の第２８頁第２行目０ｒ８Ｂ）Ｊをｒ
　（Ｂ）Ｊと補正する。

Claims (5)

【特許請求の範囲】
1. （１）面内回転磁界発生用のＸＹ駆動コイルが少なくと
   もインサートモールドされた絶縁樹脂体を有し、該樹脂
   体は磁気バブルメモリチップを挿着する貫通穴を備えた
   筒状体からなり、且つ 該筒状絶縁樹脂体の外表面には少なくともバイアス磁石
   板を収容する凹部が形成されていることを特徴とした磁
   気バブルメモリデバイスの駆動コイル体。
2. （２）前記ＸＹ駆動コイルは一方が絶縁導線を平面状に
   多重巻きしこれをコの字形に折曲げた形状の一対の折曲
   げ平板コイル、他方が絶縁導線を筒状に多重巻きしたソ
   レノイドコイルからなり、該平板コイルとソレノイドコ
   イルを組合せて構成されていることを特徴とした特許請
   求の範囲第１項記載の磁気バブルメモリデバイスの駆動
   コイル体。
3. （３）前記貫通穴は前記メモリチップ面が前記バイアス
   磁石面に対し斜め配置となるように傾斜して形成されて
   いることを特徴とした特許請求の範囲第１項記載の磁気
   バブルメモリデバイスの駆動コイル体。
4. （４）前記筒状絶縁樹脂体には前記ＸＹ駆動コイルによ
   る面内回転磁界とほぼ直交した磁界を印加するＺコイル
   がインサートモールドされていることを特徴とした特許
   請求の範囲第１項記載の磁気バブルメモリデバイスの駆
   動コイル体。
5. （５）前記筒状絶縁樹脂体の外表面には両端開口のシー
   ルドケースが挿着され、且つ該シールドケースの両端開
   口より露出した該筒状絶縁樹脂体の外側面より前記ＸＹ
   駆動コイルおよび前記Ｚコイルの入出力端子部が導出し
   ていることを特徴とした特許請求の範囲第４項記載の磁
   気バブルメモリデバイスの駆動コイル体。