JPS61164366A - イメ−ジセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は原稿情報を高速、高感度、高解像度で読み取る
ことを可能にしたバイポーラＩＣ技術によるイメージセ
ンナに関するものである。

従来の技術 集積回路技術を用い、３１結晶・上に形成されたイメー
ジセンサとしてはＣＣＤイメージセンサ。

ＭＯＳイメージセンサがある。一般にイメージセンサは
複数個の光検出素子と走査回路からなり、ＣＣＤイメー
ジセンサは光検出素子にフォトダイオード、走査回路に
ＣＯＤ　（電荷転送素子）を用い、ＭＯＳイメージセン
サは光検出素子にフォトダイオード、走査回路にＭｏＳ
トランジスタからなるシフトレジスタを用いている。こ
れらは共に　　゛ＭＯ３集積回路技術をベースとしたデ
バイスであり、高解像度ではあるが次のような欠点もあ
る。

ＣＣＤイメージセンサでは、元来、熱的に非平衡状態に
ある電荷を信号媒体として用いているため、高温または
蓄積時間の長い使用条件では使えない。

また、縮小結像して読み取る場合にはＣＯＤの電荷井戸
のサイズは小さく（約７μｍまたは１４μｍ）、高速走
査が可能であるが、等倍像で読み取る密着型イメージセ
ンサへ応用する場合、必要な電荷井戸のサイズは大きく
（６０μｍまたは１２０μｍ）、走査密度は小さくなる
。また、飽和レベルを太きくするＫは電源電圧も高く（
１ｏ■以上）しなければならない。一方、ＭＯＳイメー
ジセンサでは、やはり高解像度であるが、走査速度はＭ
ＯＳシフトレジスタの最高クロック周波数に限界がある
ために小さく、かつ映像信号そのものが小さく、走査用
デジタル信号の映像信号線への混入等によってＳ／Ｎ比
が低い。

昨今、原稿の読み取りスキャナーの小型化、高解像度化
、光学系の調節の容易性等のために、密着型イメージセ
ンサの開発が盛んである。これには、光検知素子のピッ
チは比較的大きい（例えば、解像度１６ドツト／ｍでピ
ッチ６２．５μｍ　、解像度８ドツト／ｗでピッチ１２
６μｍ）が、原稿幅に相当する長尺イメージセンナが必
要である。これには、光検知素子部を薄膜、長尺状で一
体化し、その周辺に走査用ＬＳＩチップを多数マウント
したアモルファスシリコンイメージセンサや、ＣＣＤイ
メージセンサを複数個、千鳥状に基板上に配列させたＣ
ＯＤマルチチップイメージセンサ等がある。現状のアモ
ルファスシリコンイメージセンサは光検知部と走査部が
別々のデバイスであるため、相互の結線数が多く、信頼
性にも問題があると考えられる。ＣＯＤマルチチップイ
メージセンサは千鳥状配列のため、読み出し後、ライン
の再配列処理が必要なこと、前述のように電荷井戸のサ
イズを大きくする必要性から転送速度が低下すること、
転送りロックラインを含め駆動回路の容量負荷が大きく
なるという欠点がある。

発明が解決しようとする問題点 自己走査型イメージセンナにおいて、本発明は高速、高
感度、高Ｓ／Ｎ比で、密着型イメージセンサとして最適
のイメージセンナを提供することを目的とする。つまシ
、画素サイズが大きくても高速走査が可能であること、
走査用入力信号ラインの負荷が軽いこと、チップからの
結線数が少ないことおよび感度、Ｓ／Ｎ比が大きいこと
等が解決しようとするポイントである。

問題点を解決するだめの手段 走査回路部の高速化と低消費電力化のために、バイポー
ラＩＣプロセスによる電流モードのデコーダを用いる。

高感度化のために、光検知素子の電荷蓄積モードによる
出力電流を一時、出力キャパシタンスに蓄えてその端子
電圧を出力バッファアンプを通して出力する。本発明に
おける手段。

回路構成等について、更に詳しく説明する。本発明のイ
メージセンサは基本的にはフォトトランジスタアレイま
たはフォトダイオードアレイからなる光検知素子部、縦
列に接続した電流スイッチ群からなるデコーダ、および
デコーダの出力信号に従ってオンまたはオフするトラン
ジスタからなるスイッチアレイ等からなり、バイボー２
ＩＣプロセスで製作する。画素数の拡大のためには、デ
コーダを複数個設け、ブロック選択信号によって選ばれ
た１個のデコーダのみをアクティブにし、同時にデコー
ダ内選択信号を全デコーダに与えて、各読み取りのタイ
ミングで各１個の光検知素子からの電荷蓄積モードによ
る信号が映像信号出力ラインに現れるような回路構成と
する。以上の説明による本発明のイメージセンナの構成
を第１図および第４図に示す。

なお、実装面において、イメージセンサチップのチップ
端まで光検知素子を配置した設計とし、複数個のチップ
を基板上に直線状に配列することによって、原稿の等倍
像を読み取る密着型イメージセンサを製作することがで
きる。

作　　用 前記のような手段によって、欠配のように作用する。集
積回路にはＭＯＳ型とバイポーラ型があるが、集積度の
点ではＭＯＳ型が有利であるが、′動作速度ではバイポ
ーラ型が有利である。しかしながら、バイポーラ型は消
費電力が大きく、かなシの集積度を要するイメージセン
サには用いられなかった。本発明は「イメージセンサで
は各読み取りダイオングで唯一個の光検知素子に充電電
流を流せばよい」という基本的性質を利用し、走査回路
を電流モードのデコーダで構成することにより、バイポ
ーラＩＣでも消費電力の削減を可能にした。つまり、高
速走査と低消費電力の２点を両立させた。

電荷蓄積モードによる各フォトトランジスタからの信号
は電流モードで、基本的には微分波形で時間的に信号の
幅は狭く、そのピーク値をとらえＫくい。特に階調性の
ある読み取りが必要な場合、正確な信号のアナログデジ
タル変換のために、別途、高速サンプルホールド回路を
必要とする。本発明は電荷蓄積モードによる電流信号を
所望時間だけ出力キャパシタンスに蓄えて、そのコンデ
ンサの端子電圧をバッファアンプを介して映像信号を得
るもので、これにより、ピークホールド機能と高感度化
、Ｓ／Ｎ比の向上を可能にしている。

実装面において、複数個のチップを基板上に直線状に配
列した構成により、チップの千鳥状配列に比べてライン
の再配列処理が不要になり使い易い。

実施例 本発明の一実施例を図面に従って説明する。第２図は外
部からの選択入力信号を選択入力端子２゜に受けて、こ
れを相補信号出力端子２１に直流レベルの異なる相補信
号を発生させる回路である。

定電流回路２２からの電流が電流スイッチを構成するト
ランジスタ対２３，２４．２５によって選択入力信号を
ロジック基準電圧Ｖｔｈとの比較に従って、トランジス
タ２３−１または２３−２．２４−１まだは２４−２．
２５−１または２６−２に切換えられ、各々の電流と抵
抗対２６，２７．２８により直流レベルの異なる相補的
な電圧が発生させられる。例えば、選択入力信号の入力
端子２〇−１に′Ｈ”レベル（ハイレベル）ノ信号カ入
力された場合、相補出力端子２１のＡは″Ｈ”、Ａは１
Ｌ＃になる。この論理振幅は前記抵抗対２６゜２７．２
８の値および定電流回路２２の電流値で決められる。な
お２９，３０．３１は直流レベル設定用のトランジスタ
で、３２は電圧分割用抵抗。

ダイオード列である。第２図は３ピツト入力の場合を示
したが、これは同様の繰シ返しで更にビット数の多い場
合へも拡張できる。

第１図は前記第２図に示す信号変換回路からの直流レベ
ルの異なる相補信号を入力端子１に受け、ブロック選択
信号をブロック選択信号入力端子２に受けて動作する本
発明のイメージセンサの基本回路を示す。電流モードで
動作をするデコーダ。

ＰＮＰ　）ランジスタからなる電流スイッチアレイ。

フォトトランジスタアレイ、電流ミラー回路、出力キャ
バシタンス、アナログスイッチ、出力バッファアンプ等
からなる。電流モードのデコーダは電流切換回路からな
る電流スイッチ４，５，６゜７．８，９を縦列に接続す
ることによって構成している。ＰＮＰ）ランジスタ１ｏ
はデコーダからの出力電流をセンスしてオン状態になる
ように動作し、そのコレクタ電極はフォトトランジスタ
１１のコレクタ電極に接続する。フォトトランジスタア
レイ中の各フォトトランジスタのエミッタは共通に接続
して第１映像出力線１３とする。なお１４はブロック選
択信号によって電流を制御するスイッチトランジスタで
ある。

次に具体的な動作について説明する。ブロック入力端子
２が“Ｈｓ、相補入力信号Ａ、Ｂ、Ｃが共にＬ″（ロー
レベル）であるとき、トランジスタ１３のコレクタに発
生した電流は電流スイッチからなるデコーダ回路により
負荷抵抗１２−１に現れ、その両端に電位差を発生させ
る。その結果、ＰＮＰ　）ランジスタ１ｏ−１のペース
電圧が下がり、ＰＮＰ）ランジスタはオン状態になり、
充電電流がフォトトランジスタ１１−１に流れ、このフ
ォトトランジスタの電荷蓄積モードによる光電流が第１
映像出力線１３に現れる。相補信号の入力端子に任意の
３ビツトの入力信号を与えることＫよシ、任意の１個の
フォトトランジスタからの映像信号が得られる。

以上の説明および第１図は光検知素子として７オトトラ
ンジスタを用いた場合についてであったが、光検知素子
としてフォトダイオードを用いても、フォトトランジス
タの自己増幅効果を除いて同様の動作をさせることがで
きる。つまり、ＰＮＰトランジスタ１０のコレクタをフ
ォトダイオードのカンードに接続し、フォトダイオード
のアノードを共通に接続して映像出力線とする以外は第
１図と同様である。

電荷蓄積モードにおける光電流を負荷抵抗を通して電圧
に変換して映像信号出力を得る方法、或いは前記の光電
流をオペアンプによって電圧に変換して映像信号出力を
得る方法等が考えられる。

しかしながら、これらの方法では、映像出力信号は時間
的に幅の狭いパルス状で信号電圧をアナログデジタル変
換（Ａ／Ｄ変換）して階調信号を得る場合、誤差が大き
くなるという欠点がある。本発明はこの電荷蓄積モード
による光電流を電流ミラー回路１６で、光電流と等価な
第２の光電流をトランジスタ１６−２のコレクタに発生
させ、第２の光電流を出力コンデンサ１６に定時間だけ
充電させて、その端子電圧をバッファアンプ１７を介し
て映像信号を得るものである。１８．１９はそれぞれリ
セット用のアナログスイッチ、リセットパルス入力端子
で、充電完了後に各フォＩ−）ランジスタの信号毎に出
力コンデンサの電荷を放電。

初期化するものである。この出力回路方式によって、映
像信号出力は時間的に幅の広いホールド波形となり、Ａ
／Ｄ変換する場合も精度が向上し、かつＳ／Ｎ比も向上
する。また、第２の光電流は単一のトランジスタのコレ
クタ電極から得られるため、その出力容量は低く、従っ
て出力コンデンサは低容量のものが使え、電圧感度は上
がる。第３図は電荷蓄積モードにおける光電流、アナロ
グスイッチに与えるリセットパルス、映像出力信号のタ
イミング図である。電荷蓄積モードにおける光電流ＩＬ
（ｔ）！光電流のパルス巾Ｔ、出力コンデンサの容量を
Ｃとしたとき、容量に蓄えられる信号電荷Ｑおよびこの
電荷によるコンデンサの端子電圧ＶＣは夫々、次式で与
えられる。

Ｑ　＝　ｆｏＩ　１．（ｔ）　ｄ　を 充電後の出力コンデンサの端子電圧は電荷蓄積モードに
おける光電流を積分したもの、つまり信号電荷に比例す
るものである。このコンデンサの端子電圧をバッファア
ンプを介して映像信号を得ることにより、出力インピー
ダンスは低くすることができ、使い易くなる。また、ア
ナログスイッチは電界効果トランジスタによって容易に
Ｓｉチップ上に形成することが可能である。

以上の説明は相補信号３ビツト、デコーダが３ビット入
力、８ビツト出力についてであったが、同様の考え方で
更にビット数の多い場合への拡張は容易である。

第４図は読取り画素数の多い実用的な回路への拡張方法
を示す概念図である。３３は第２図に示す回路と同様の
機能を果す回路であるが、外部からの選択入力信号を選
択信号入力端子３４に受けて、これを相補信号出力端子
に直流レベルの異なる相補信号を発生させる。３５，３
６，３７．３８は第１図に示したように、外部からのブ
ロック選択入力信号をブロック選択入力端子３９に受け
、前記の相補入力信号と共に動作をするデコーダである
。デコーダの夫々の出力端子は負荷抵抗と共にスイッチ
用ＰＮＰトランジスタアレイ４００ベース電極に接続す
る。ＰＮＰ　）ランジスタのコレクタ電極は夫々、フォ
トトランジスタアレイ４１のコレクタ電極に接続する。

４２はフォトトランジスタのエミッタを共通に接続して
なる第１映像出力端子である。なお４３はブロック選択
信号によって動作する電流源用トランジスタアレイであ
る。４４は電流ミラー回路、４６はバッフ７アンプ、４
６は映像信号出力端子である。例えば６ビツト入力、３
２ビツト出力のデコーダを１６個用いると、５１２画素
のイメージセンナが構成される。

シリコンチップで形成するイメージセンサはチップサイ
ズがシリコンチップ・−のサイズで制限されるため、数
十聰が限度である。原稿の等倍像を読み取る密着型イメ
ージセンサは原稿幅に相当する長尺センサが必要であり
、そのために基板上に前記のイメージセンナを複数個配
列する。本発明では第６図に示すように、イメージセン
サチップ４６を複数個、基板上４７に直線状に配列して
いる。チップ接続部でも光検知素子の配列を均一に保つ
ために、チップ端まで素子を配列している。

第６図の構成にすることにより、ライン処理が不要にな
シ、インターフェイス回路におけるバッファメモリは１
ラインの容量ですみ、非常に使い易い。

発明の効果 以上の説明から明らかなように、本発明によれば、高速
、高解像、高Ｓ／Ｎ比で、かつ暗信号の小さいイメージ
センサを実現しうる。通常のバイポーラ集積回路プロセ
スにより全機能をシリコンチップ上に形成することが可
能である。なお、本発明によれば、チップ端まで光検知
素子を配置することが可能であり、複数個のチップを基
板上に直線状に配列することによシ、原稿の等倍像を読
み取る密着型イメージセンサも容易に形成することがで
きる。従って、本発明は情報処理機器の入力装置として
極めて有用であり、その産業上の効果は大きい。

【図面の簡単な説明】

第１図は本発明のイメージセンサの回路図、第映像出力
信号のタイミングチャート、第４図は拡張した形態を示
すイメージセンサのブロック図、第６図は密着型イメー
ジセンサの構成図である。 ３〜９・・・・・・電流スイッチ、１ｏ・・・・・・電
流スイッチアレイ、１１・・・・・・フォトトランジス
タアレイ、１６・・・・・・電流ミラー回路、１６・・
・・・・出力コンデンサ、１８・・・・・・アナログス
イッチ。

Claims (4)

【特許請求の範囲】
1. （１）樹状に接続した電流スイッチからなるデコーダ、
   選択入力信号を受けてデコーダを動作させるための直流
   レベルの異なる相補信号を発生させる回路、デコーダの
   出力電流の有無によってオンまたはオフする電流スイッ
   チアレイ、電流源、電流スイッチアレイの各々の出力電
   流の有無によって読み取り状態または積分状態になるよ
   うに接続したフォトトランジスタアレイまたはフォトダ
   イオードアレイ、フォトトランジスタまたはフォトダイ
   オードの他方の電極を共通に接続してなる第１映像出力
   線、第１映像出力線からの光電流信号を蓄える出力コン
   デンサ、出力コンデンサの端子電圧を低インピーダンス
   で取出すためのバッファアンプ、定期的に出力コンデン
   サに蓄えられた電荷を放電させる回路を有することを特
   徴とするイメージセンサ。
2. （２）第１映像出力線からの光電流信号を電流ミラー回
   路を介して出力コンデンサに接続することを特徴とする
   特許請求の範囲第１項記載のイメージセンサ。
3. （３）複数個のデコーダおよび夫々に付随して設けた制
   御電流源、制御電流源の出力電流をブロック選択信号に
   よってオンまたはオフすることを特徴とする特許請求の
   範囲第１項記載のイメージセンサ。
4. （４）複数個のデコーダおよび夫々に付随して設けた制
   御電流源、制御電流源の出力電流をブロック選択信号に
   よってオンまたはオフすることを特徴とする特許請求の
   範囲第２項記載のイメージセンサ。