JPH0449152B2 - - Google Patents
Info
- Publication number
- JPH0449152B2 JPH0449152B2 JP57146545A JP14654582A JPH0449152B2 JP H0449152 B2 JPH0449152 B2 JP H0449152B2 JP 57146545 A JP57146545 A JP 57146545A JP 14654582 A JP14654582 A JP 14654582A JP H0449152 B2 JPH0449152 B2 JP H0449152B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching circuit
- current switching
- circuit
- cascade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/10—Image acquisition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Character Input (AREA)
- Image Input (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はIC化回路技術を駆使して情報を光学
的に高速かつ高精度で読取る光学式読取り装置に
関する。
的に高速かつ高精度で読取る光学式読取り装置に
関する。
従来例の構成とその問題点
コンピユータを始めとする情報処理機器の進展
に伴つて、その入力装置としてのセンサ重要性は
高まつてきている。
に伴つて、その入力装置としてのセンサ重要性は
高まつてきている。
従来の光学式読取り装置としては、まず、シリ
コンビジコン、MOSターゲツトビジコン等を挙
げることができ、これらは順次読出しのためのア
クセス機能が電子ビームの偏向によつて行つてい
るため、用意かつ高解像度で行える長所がある
が、全固体化でないため、小型化、低消費電力化
等に難点がある。
コンビジコン、MOSターゲツトビジコン等を挙
げることができ、これらは順次読出しのためのア
クセス機能が電子ビームの偏向によつて行つてい
るため、用意かつ高解像度で行える長所がある
が、全固体化でないため、小型化、低消費電力化
等に難点がある。
一方、全固体化光学式読取り装置としては、フ
オトダイオードアレイまたはマトリクス、フオト
トランジスタアレイまたはマトリクス、光導電体
アレイまたはマトリクス、CCDアレイまたはマ
トリクス等がある。順次、情報を読取るために
は、各アレイまたはマトリクス中のセンサをアク
セスする機能が必要となる。センサ群とスキヤン
ニング機能部を別々の部品として実装した場合、
高解像の装置では、特に相互の結線が複雑にな
る。そのため、センサ郡とスキヤイニング部を一
体化してシリコンチツプ上に形成させた光学式読
取り装置としては、MOS形固体光学式読取り装
置、CCID（チヤージ・カツプル・イメージ・デバ
イス）およびBBID（バケツト・ブリゲート・イ
メージ・デバイス）等がある。これらはMOS集
積回路技術をベースとした光センサ部およびスキ
ヤンニング部からなり、高解像度ではあるが、読
取り速度が遅くコントラストが大きく取れないと
いう難点がある。
オトダイオードアレイまたはマトリクス、フオト
トランジスタアレイまたはマトリクス、光導電体
アレイまたはマトリクス、CCDアレイまたはマ
トリクス等がある。順次、情報を読取るために
は、各アレイまたはマトリクス中のセンサをアク
セスする機能が必要となる。センサ群とスキヤン
ニング機能部を別々の部品として実装した場合、
高解像の装置では、特に相互の結線が複雑にな
る。そのため、センサ郡とスキヤイニング部を一
体化してシリコンチツプ上に形成させた光学式読
取り装置としては、MOS形固体光学式読取り装
置、CCID（チヤージ・カツプル・イメージ・デバ
イス）およびBBID（バケツト・ブリゲート・イ
メージ・デバイス）等がある。これらはMOS集
積回路技術をベースとした光センサ部およびスキ
ヤンニング部からなり、高解像度ではあるが、読
取り速度が遅くコントラストが大きく取れないと
いう難点がある。
発明の目的
本発明はセンサ部とスキヤンニング部を同一チ
ツプ上に形成することができ、かつ前記のMOS
形素子、CCID，BBID等の難点を除去した、高
速、高解像度でリニアリテイの良好な光学式読取
り装置を提供することを目的とし、主としてバイ
ポーラ形集積回路技術をベースとしている。イメ
ージセンサのように、多数のフオトダイオードま
たはフオトトランジスタが配列されていて、ある
特定の素子の読取り時間が全走査時間に比べて十
分小さい場合、電荷蓄積モードで動作させること
によつて感度を大幅に向上できることは周知であ
る。電荷蓄積モードにおいて、電荷はフオトダイ
オードの場合には逆方向接合容量に、フオトトラ
ンジスタの場合には、ベース・コレクタ逆方向接
合容量に蓄積される。動作のタイミングは光電流
を時間に対して積分する期間（非アクセス時）と
読取り時間（アクセス時）に分けられる。アクセ
ス時に接合容量が充電され、非アクセス時には光
電流によつて充電電荷が放電され、次のアクセス
時において、その充電電荷量値を検知することに
よつて光比例信号を得るものであり、積分時間に
比例した光電変換信号が得られる。読取り速度の
律速はアクセス用のクロツクパルスの最大可能周
波数で決まる。本発明は電荷蓄積モードで動作す
るフオトダイオードまたはフオトトランジスタを
高速でアクセスすることにより、高速読取り可能
にする光学式読み取り装置に関するものである。
高速化のために、直流レベルの異なる相補型の論
理信号を発生する回路および電流切換え回路を使
つている。アクセスのための電流切換え回路およ
び論理信号発生回路を構成するすべてのトランジ
スタは非飽和状態で動作するために、キヤリアの
蓄積による遅れは殆ど無く、高速動作が可能にな
る。
ツプ上に形成することができ、かつ前記のMOS
形素子、CCID，BBID等の難点を除去した、高
速、高解像度でリニアリテイの良好な光学式読取
り装置を提供することを目的とし、主としてバイ
ポーラ形集積回路技術をベースとしている。イメ
ージセンサのように、多数のフオトダイオードま
たはフオトトランジスタが配列されていて、ある
特定の素子の読取り時間が全走査時間に比べて十
分小さい場合、電荷蓄積モードで動作させること
によつて感度を大幅に向上できることは周知であ
る。電荷蓄積モードにおいて、電荷はフオトダイ
オードの場合には逆方向接合容量に、フオトトラ
ンジスタの場合には、ベース・コレクタ逆方向接
合容量に蓄積される。動作のタイミングは光電流
を時間に対して積分する期間（非アクセス時）と
読取り時間（アクセス時）に分けられる。アクセ
ス時に接合容量が充電され、非アクセス時には光
電流によつて充電電荷が放電され、次のアクセス
時において、その充電電荷量値を検知することに
よつて光比例信号を得るものであり、積分時間に
比例した光電変換信号が得られる。読取り速度の
律速はアクセス用のクロツクパルスの最大可能周
波数で決まる。本発明は電荷蓄積モードで動作す
るフオトダイオードまたはフオトトランジスタを
高速でアクセスすることにより、高速読取り可能
にする光学式読み取り装置に関するものである。
高速化のために、直流レベルの異なる相補型の論
理信号を発生する回路および電流切換え回路を使
つている。アクセスのための電流切換え回路およ
び論理信号発生回路を構成するすべてのトランジ
スタは非飽和状態で動作するために、キヤリアの
蓄積による遅れは殆ど無く、高速動作が可能にな
る。
発明の構成
上記目的を達成するため、本発明の光学式読取
り装置は、外部からの入力選択信号を受けて直流
レベルの異なる相補型の論理信号を発生する回路
と、定電流源と、カスケード接続されると共に前
記相補型の論理信号を受けて複数個の光検知素子
の所定のものをアクセスする電流切換え回路とか
らなり、論理信号発生回路は電流切換え回路を動
作させるための選択信号を発生させ、電流切換え
回路は選択信号に従つて選択された枝路にのみ光
電電流を長し、その光電変換素子の光信号を読み
取る構成である。
り装置は、外部からの入力選択信号を受けて直流
レベルの異なる相補型の論理信号を発生する回路
と、定電流源と、カスケード接続されると共に前
記相補型の論理信号を受けて複数個の光検知素子
の所定のものをアクセスする電流切換え回路とか
らなり、論理信号発生回路は電流切換え回路を動
作させるための選択信号を発生させ、電流切換え
回路は選択信号に従つて選択された枝路にのみ光
電電流を長し、その光電変換素子の光信号を読み
取る構成である。
実施例の説明
以下、本発明の一実施例を図面に基づいて説明
する。
する。
第１図は外部からの入力選択信号を選択信号入
力端子１に受けてこれを直流レベルの異なる相補
信号に変換する回路である。定電流回路３からの
電流が、電流切換え回路を構成するトランジスタ
対４，５，６によつてロジツク基準電圧端子Vth
を入力選択信号１との比較の結果に従つて、トラ
ンジスタ４ａまたは４ｂ側、５ａまたは５ｂ側、
６ａまたは６ｂに側に切換えられ、夫々の電流に
よつて、抵抗対７，８，９により相補的な３ビツ
トの電圧が発生させられる。Vthは例えばトラン
ジスタトランジスタロジツク（TTL）の場合、
1.4Vに設定する。ダイオード列１０は側電源
１１から適当な電圧レベルシフトを得るためのも
のであり、これによつて、前記相補出力に接続さ
れるカスケード型電流回路を駆動するための論理
信号の直流レベルが決められる。なお、この電圧
レベルシフトを得るための素子としては、ダイオ
ードに限らず、拡散抵抗でもよい。例えば、選択
信号入力端子１の入力端子１ａに“Ｈ”レベルの
信号が入力された時、相補出力２のＡは“Ｈ”、
Ａは“Ｌ”になる。この論理振幅は前記抵抗７の
値および定電流回路３の電流値で決められる。論
理振幅は0.6V以下に設定する。Vccが10Vの場合、
“Ｈ”レベル8.6V、“Ｌ”レベル8.0Vとなる。ト
ランジスタ対を構成する各トランジスタは常に非
飽和状態で動作するため、キヤリアの飽和による
遅れはなく極めて高速となる。第１図は３ビツト
の場合であるが、これは同様の繰り返しで更にビ
ツト数の多い場合へ拡張できる。
力端子１に受けてこれを直流レベルの異なる相補
信号に変換する回路である。定電流回路３からの
電流が、電流切換え回路を構成するトランジスタ
対４，５，６によつてロジツク基準電圧端子Vth
を入力選択信号１との比較の結果に従つて、トラ
ンジスタ４ａまたは４ｂ側、５ａまたは５ｂ側、
６ａまたは６ｂに側に切換えられ、夫々の電流に
よつて、抵抗対７，８，９により相補的な３ビツ
トの電圧が発生させられる。Vthは例えばトラン
ジスタトランジスタロジツク（TTL）の場合、
1.4Vに設定する。ダイオード列１０は側電源
１１から適当な電圧レベルシフトを得るためのも
のであり、これによつて、前記相補出力に接続さ
れるカスケード型電流回路を駆動するための論理
信号の直流レベルが決められる。なお、この電圧
レベルシフトを得るための素子としては、ダイオ
ードに限らず、拡散抵抗でもよい。例えば、選択
信号入力端子１の入力端子１ａに“Ｈ”レベルの
信号が入力された時、相補出力２のＡは“Ｈ”、
Ａは“Ｌ”になる。この論理振幅は前記抵抗７の
値および定電流回路３の電流値で決められる。論
理振幅は0.6V以下に設定する。Vccが10Vの場合、
“Ｈ”レベル8.6V、“Ｌ”レベル8.0Vとなる。ト
ランジスタ対を構成する各トランジスタは常に非
飽和状態で動作するため、キヤリアの飽和による
遅れはなく極めて高速となる。第１図は３ビツト
の場合であるが、これは同様の繰り返しで更にビ
ツト数の多い場合へ拡張できる。
第２図は第１図の出力端子２から発生する前記
の相補型の論理信号を入力端子１２に受けて、定
電流源１３からの電流を所望のフオトトランジス
タ２３ａ〜２３ｈに導き、このフオトトランジス
タ２３ａ〜２３ｈをアクセスするための回路であ
つて、樹状にカスケード接続した電流切換え回路
からなる。トランジスタ対１４，１５，１６，…
…，２０は夫々のトランジスタ対のエミツタ対に
流れる電流を論理信号に従つて切換えるための電
流切換え回路を構成する、抵抗２２ａ〜２２ｈは
トランジスタ対１７〜２０のうち通常状態にある
トランジスタを検出する負荷抵抗である。トラン
ジスタ対１７，PNPトランジスタ２１ａ，２１
ｂ，負荷抵抗２２ａ，２２ｂおよびフオトトラン
ジスタ２３ａ，２３ｂの場合を例に挙げて説明す
ると、トランジスタ対１７をトランジスタのう
ち、PNPトランジスタ２１ａ側のトランジスタ
が通電状態にあれば、そのトランジスタのコレク
タ電圧が抵下世て、PNPトランジスタ２１ａが
ON状態となり、フオトトランジスタ２３ａに照
射光の強度に比例した充電電流が流れて読取り期
間〔アクセス期間〕となる。これによつて、充電
電流に比例した出力がVputに得られる。トランジ
スタ対１７のうち通電状態にないNPNトランジ
スタのコレクタ電位はVcc（側電源電圧）近傍の
電圧となり、そこに接続したPNPトランジスタ
２１ｂがOFF状態になり、フオトトランジスタ
２３ｂはフローテイング状態となり、積分期間
（非アクセス期間）となる。トランジスタ対１８
〜２０の場合も同様である。この電流切換え回路
において、入力端子１２に入力される入力信号が
相補型の理信であるために、この論理振幅は
0.6Vであれば確実に電流切換え回路を駆動でき
る。この小さな論理振幅と且つ相補型の論理信号
を形成する２つのパルス波形が各変化のタイミン
グで互いに逆方向に変化するために、これらのデ
ジタル信号の画像信号出力ラインへの誘導による
ノイズは低減される。
の相補型の論理信号を入力端子１２に受けて、定
電流源１３からの電流を所望のフオトトランジス
タ２３ａ〜２３ｈに導き、このフオトトランジス
タ２３ａ〜２３ｈをアクセスするための回路であ
つて、樹状にカスケード接続した電流切換え回路
からなる。トランジスタ対１４，１５，１６，…
…，２０は夫々のトランジスタ対のエミツタ対に
流れる電流を論理信号に従つて切換えるための電
流切換え回路を構成する、抵抗２２ａ〜２２ｈは
トランジスタ対１７〜２０のうち通常状態にある
トランジスタを検出する負荷抵抗である。トラン
ジスタ対１７，PNPトランジスタ２１ａ，２１
ｂ，負荷抵抗２２ａ，２２ｂおよびフオトトラン
ジスタ２３ａ，２３ｂの場合を例に挙げて説明す
ると、トランジスタ対１７をトランジスタのう
ち、PNPトランジスタ２１ａ側のトランジスタ
が通電状態にあれば、そのトランジスタのコレク
タ電圧が抵下世て、PNPトランジスタ２１ａが
ON状態となり、フオトトランジスタ２３ａに照
射光の強度に比例した充電電流が流れて読取り期
間〔アクセス期間〕となる。これによつて、充電
電流に比例した出力がVputに得られる。トランジ
スタ対１７のうち通電状態にないNPNトランジ
スタのコレクタ電位はVcc（側電源電圧）近傍の
電圧となり、そこに接続したPNPトランジスタ
２１ｂがOFF状態になり、フオトトランジスタ
２３ｂはフローテイング状態となり、積分期間
（非アクセス期間）となる。トランジスタ対１８
〜２０の場合も同様である。この電流切換え回路
において、入力端子１２に入力される入力信号が
相補型の理信であるために、この論理振幅は
0.6Vであれば確実に電流切換え回路を駆動でき
る。この小さな論理振幅と且つ相補型の論理信号
を形成する２つのパルス波形が各変化のタイミン
グで互いに逆方向に変化するために、これらのデ
ジタル信号の画像信号出力ラインへの誘導による
ノイズは低減される。
第２図はトランジスタ対の接続段数が３段で８
個のフオトダイオードまたはフオトトランジスタ
を駆動する場合を示したが、トランジスタ対の接
続段数を増やせば１個の定電流電源で更に多くの
フオトダイオードまたはフオトトランジスタを駆
動することができる。その場合でも、消費電力は
増加しない。
個のフオトダイオードまたはフオトトランジスタ
を駆動する場合を示したが、トランジスタ対の接
続段数を増やせば１個の定電流電源で更に多くの
フオトダイオードまたはフオトトランジスタを駆
動することができる。その場合でも、消費電力は
増加しない。
また、本回路によれば、既製容量に基ずくアク
セス時間の遅れを最小限にすることができるこ
と、およびトランジスタは非飽和状態で動作する
こと等によつて、高速読取りが可能となる。
セス時間の遅れを最小限にすることができるこ
と、およびトランジスタは非飽和状態で動作する
こと等によつて、高速読取りが可能となる。
第３図はカスケード形電流切換え回路の他の実
施例であつて、この場合、電流切換え回路は
PNPトランジスタ対で構成し、そのコレクタ電
流で直接フオトダイオードを駆動している。定電
流源２６からの電流が直流レベルの異なる相補型
の論理信号を入力端子２７に受け、カスケード形
に接続した電流切換え回路として動作するトラン
ジスタ対２８，２９，３０，３１，３２，３３，
３４によつて、ある選択された枝路（トランジス
タのコレクタ）に流れる。トランジスタ対３１，
３２，３３，３４の各トランジスタの夫々コレク
タにはダイオードアレイ３５およびフオトトラン
ジスタまたはフオトダイオード３６を付け、フオ
トダイオード３６のカソード側電極は共通に接続
してVputとグランド端子３８の間は共通の負荷抵
抗３９を接続する。読取り出力はVputから得られ
る。電流が流れているフオトトランジスタまたは
フオトダイオードは読取り状態にあり、電流の流
れていないフオトダイオードは積分状態にある。
順次、電流の流れる枝路をスキヤンニングするこ
とにより、順次、一次元の情報を読取ることがで
きる。
施例であつて、この場合、電流切換え回路は
PNPトランジスタ対で構成し、そのコレクタ電
流で直接フオトダイオードを駆動している。定電
流源２６からの電流が直流レベルの異なる相補型
の論理信号を入力端子２７に受け、カスケード形
に接続した電流切換え回路として動作するトラン
ジスタ対２８，２９，３０，３１，３２，３３，
３４によつて、ある選択された枝路（トランジス
タのコレクタ）に流れる。トランジスタ対３１，
３２，３３，３４の各トランジスタの夫々コレク
タにはダイオードアレイ３５およびフオトトラン
ジスタまたはフオトダイオード３６を付け、フオ
トダイオード３６のカソード側電極は共通に接続
してVputとグランド端子３８の間は共通の負荷抵
抗３９を接続する。読取り出力はVputから得られ
る。電流が流れているフオトトランジスタまたは
フオトダイオードは読取り状態にあり、電流の流
れていないフオトダイオードは積分状態にある。
順次、電流の流れる枝路をスキヤンニングするこ
とにより、順次、一次元の情報を読取ることがで
きる。
以上を各実施例では23＝８個のフオトダイオー
ドアレイをアクセスする場合について説明した
が、2n×ｍ個のフオトダイオードをアクセスする
場合には、第１図のマルチスレシホールド論理回
路をｎビツト形に拡張し、第２図または第３図の
カスケード形電流切換え回路をｎ段ｍ個に拡張す
ることによつて実現できる。なお、本発明の回路
は電流源を分解する形で動作するため、バイポー
ラトランジスタが使用されているにもかかわら
ず、消費電力を小さくできるという特徴を有して
いる。
ドアレイをアクセスする場合について説明した
が、2n×ｍ個のフオトダイオードをアクセスする
場合には、第１図のマルチスレシホールド論理回
路をｎビツト形に拡張し、第２図または第３図の
カスケード形電流切換え回路をｎ段ｍ個に拡張す
ることによつて実現できる。なお、本発明の回路
は電流源を分解する形で動作するため、バイポー
ラトランジスタが使用されているにもかかわら
ず、消費電力を小さくできるという特徴を有して
いる。
第４図は本発明による光学式読取り装置のブロ
ツク図である。本装置は第１図に示したような相
補型信号発生回路４０によつて、入力選択信号を
直流レベルの異なる相補型信号に変換し、この信
号を電流切換え回路４１に入力し、フオトダイオ
ードまたはフオトトランジスタアレイ４２中のあ
る特定のフオトダイオードまたはフオトトランジ
スタのみを充電状態にし、それによつて積分され
た光比例信号を負荷抵抗４３の両端から取出すも
のである。
ツク図である。本装置は第１図に示したような相
補型信号発生回路４０によつて、入力選択信号を
直流レベルの異なる相補型信号に変換し、この信
号を電流切換え回路４１に入力し、フオトダイオ
ードまたはフオトトランジスタアレイ４２中のあ
る特定のフオトダイオードまたはフオトトランジ
スタのみを充電状態にし、それによつて積分され
た光比例信号を負荷抵抗４３の両端から取出すも
のである。
発明の効果
以上の説明から明らかなように、本発明によれ
ば、高速、高解像度でリニアリテイの良好な光学
式読取り装置を実現し得るものである。また、通
常のバイポーラプロセスによつて、全機能をシリ
コンチツプ上に形成することが可能である。さら
に、相補型の論理信号を発生する回路は、非飽和
型として動作するために高速動作が可能でランダ
ムアクセスでき、任意の位置から読取りを開始
し、任意の位置で読取りを終了することができ
る。また、電流切り換え回路が定電流電源とカス
ケード接続されているため、走査回路の電源は１
つで、光電変換素子のドツト数が増大しても、電
流電源の分岐数が増加するだけで、基本的には消
費電力が増大しない。電流切換え回路を構成する
各トランジスタ対の左右のトランジスタのベース
電極には相補型の論理信号が入力されるので、そ
の論理振幅が0.6V程度の低い論理振幅でも確実
な電流切換えを行うことができ、且つ相補形の論
理信号を形成する２つのパルス波形は同一タイミ
ングで互いに逆方向変化するために、論理信号の
画像信号出力ラインへの誘導雑音は互いにキヤン
セルされて小さくなる。このように本発明は情報
処理機器の入力装置として極めて有用であり、そ
の産業上の効果は大なるものである。
ば、高速、高解像度でリニアリテイの良好な光学
式読取り装置を実現し得るものである。また、通
常のバイポーラプロセスによつて、全機能をシリ
コンチツプ上に形成することが可能である。さら
に、相補型の論理信号を発生する回路は、非飽和
型として動作するために高速動作が可能でランダ
ムアクセスでき、任意の位置から読取りを開始
し、任意の位置で読取りを終了することができ
る。また、電流切り換え回路が定電流電源とカス
ケード接続されているため、走査回路の電源は１
つで、光電変換素子のドツト数が増大しても、電
流電源の分岐数が増加するだけで、基本的には消
費電力が増大しない。電流切換え回路を構成する
各トランジスタ対の左右のトランジスタのベース
電極には相補型の論理信号が入力されるので、そ
の論理振幅が0.6V程度の低い論理振幅でも確実
な電流切換えを行うことができ、且つ相補形の論
理信号を形成する２つのパルス波形は同一タイミ
ングで互いに逆方向変化するために、論理信号の
画像信号出力ラインへの誘導雑音は互いにキヤン
セルされて小さくなる。このように本発明は情報
処理機器の入力装置として極めて有用であり、そ
の産業上の効果は大なるものである。
第１図〜第４図は本発明の一実施例を示し、第
１図はマルチスレシホールド信号発生回路の構成
図、第２図は電流切換え回路の構成図、第３図は
電流切換え回路の他の実施例の構成図、第４図は
本発明による光学式読取り装置の全体のブロツク
図である。 １……選択信号入力端子、２……マルチスレシ
ホールド信号出力端子、３……定電流回路、４，
５，６……電流切換え用トランジスタ対、７，
８，９……抵抗体、１０……レベルシフト用ダイ
オード列、１２……入力端子、１３…定電流回
路、１４，１５，１６，１７，１８，１９，２０
……電流切換え用トランジスタ対、２１ａ〜２１
ｈ……スイツチ用トランジスタ、２２……負荷抵
抗、２３ａ〜２３ｈ……フオトダイオード、４０
……相補型信号発生回路、４１……電流切換え回
路、４２……フオトダイオードまたはフオトトラ
ンジスタアレイ、４３……負荷抵抗、４４……出
力信号端子。
１図はマルチスレシホールド信号発生回路の構成
図、第２図は電流切換え回路の構成図、第３図は
電流切換え回路の他の実施例の構成図、第４図は
本発明による光学式読取り装置の全体のブロツク
図である。 １……選択信号入力端子、２……マルチスレシ
ホールド信号出力端子、３……定電流回路、４，
５，６……電流切換え用トランジスタ対、７，
８，９……抵抗体、１０……レベルシフト用ダイ
オード列、１２……入力端子、１３…定電流回
路、１４，１５，１６，１７，１８，１９，２０
……電流切換え用トランジスタ対、２１ａ〜２１
ｈ……スイツチ用トランジスタ、２２……負荷抵
抗、２３ａ〜２３ｈ……フオトダイオード、４０
……相補型信号発生回路、４１……電流切換え回
路、４２……フオトダイオードまたはフオトトラ
ンジスタアレイ、４３……負荷抵抗、４４……出
力信号端子。
Claims (1)
- 【特許請求の範囲】 １ 複数個の光電変換素子と、複数個の非飽和状
態で動作するトランジスタ対を樹状のカスケード
に接続することによつて形成した電流切換え回路
と、前記電流切換え回路に電流を供給する１個の
定電流電源と、外部からの入力選択信号を受けて
直流レベルの異なる相補型の論理信号を発生する
回路とからなり、前記の相補型論理信号を前記電
流切換え回路の入力端子に受けて、前記電流切換
え回路の出力端子に接続した前記複数個の光電変
換素子を順次アクセスすることにより、前記複数
個の光電変換素子から光比例信号を読出すことを
特徴とする光学式読取り装置。 ２ 電流切換え回路は、樹状のカスケードに接続
されたNPNトランジスタ差動対と、前記NPNト
ランジスタ差動対に直列に接続された負荷抵抗
と、この負荷低抗上の電流をセンスするPNPト
ランジスタとからなり、前記PNPトランジスタ
に逆極性で接続されたフオトダイオードまたはフ
オトトランジスタをアクセス状態と非アクセス状
態に切換えるよう構成した特許請求の範囲第１項
記載の光学式読取り装置。 ３ 電流切換え回路を、カスケードに接続された
PNPトランジスタ差動対とし、このカスケード
回路に前記PNPトランジスタ差動対とは逆極性
に接続されたフオトダイオードまたはフオトトラ
ンジスタをアクセス状態と非アクセス状態に切換
える特許請求の範囲第１項記載の光学式読取り装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146545A JPS5935281A (ja) | 1982-08-23 | 1982-08-23 | 光学式読取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146545A JPS5935281A (ja) | 1982-08-23 | 1982-08-23 | 光学式読取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5935281A JPS5935281A (ja) | 1984-02-25 |
| JPH0449152B2 true JPH0449152B2 (ja) | 1992-08-10 |
Family
ID=15410071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146545A Granted JPS5935281A (ja) | 1982-08-23 | 1982-08-23 | 光学式読取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935281A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177720A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | スイツチングマトリクス駆動回路 |
| FR2581811A1 (fr) * | 1985-05-10 | 1986-11-14 | Radiotechnique Compelec | Module multiplexeur numerique a n entrees et multiplexeur a n2 entrees incorporant de tels modules |
| JPS61281714A (ja) * | 1985-06-07 | 1986-12-12 | Rohm Co Ltd | アナログスイツチ制御回路 |
| JPS63290603A (ja) * | 1987-05-21 | 1988-11-28 | Kawasaki Steel Corp | 硬質冷延鋼板の反り調整方法 |
| JP2858548B2 (ja) * | 1995-06-30 | 1999-02-17 | 日本電気株式会社 | 半導体集積回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428707B2 (ja) * | 1972-06-28 | 1979-09-18 | ||
| JPS5255365A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | Current switching circuit |
| JPS5837175B2 (ja) * | 1976-07-14 | 1983-08-15 | 三菱レイヨン株式会社 | シ−ト状包装材料の折り畳み装置 |
-
1982
- 1982-08-23 JP JP57146545A patent/JPS5935281A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5935281A (ja) | 1984-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151587A (en) | Image sensor having an array of operative and dummy bipolar transistors and pairs of pixel selecting switches connected thereto | |
| US4067046A (en) | Solid state imaging device | |
| JP2976242B2 (ja) | 集積回路とその集積回路を用いたカメラ並びに該集積回路技術を用いて作製されたイメージセンサへの副次的な入射光線を検出する方法 | |
| JPH0435106B2 (ja) | ||
| JPH09233259A (ja) | 光受容回路 | |
| Fry et al. | Fixed-pattern noise in photomatrices | |
| EP0141486A2 (en) | Image sensor | |
| US5146074A (en) | Solid state imaging device | |
| JP2771221B2 (ja) | 感光ドットマトリクス | |
| US6891143B2 (en) | Photo-sensor array with pixel-level signal comparison | |
| US6657664B2 (en) | Solid-state image pickup device | |
| JPH0449152B2 (ja) | ||
| US3676590A (en) | Decoders and coupling circuits for solid state video pickup | |
| US6649899B2 (en) | Systems and methods of sampling a photodetector and photocell circuits incorporating the same | |
| JPH0215147B2 (ja) | ||
| JPH0142186B2 (ja) | ||
| JPS62150962A (ja) | イメ−ジセンサ | |
| JPS5929452A (ja) | 光学的読み取り装置 | |
| JP3453896B2 (ja) | ２値化回路、これを有する固体撮像装置及びこれを用いたバーコード読取り装置 | |
| JPH0467606B2 (ja) | ||
| JPS5845828B2 (ja) | ハンドウタイコウゾウケンシユツソウチ | |
| JP2565675B2 (ja) | イメ−ジセンサ | |
| JP3017036B2 (ja) | 固体撮像装置 | |
| JPS6359629B2 (ja) | ||
| JPS623630B2 (ja) |