JPS61168063A - デ−タ入出力装置 - Google Patents
デ−タ入出力装置Info
- Publication number
- JPS61168063A JPS61168063A JP936585A JP936585A JPS61168063A JP S61168063 A JPS61168063 A JP S61168063A JP 936585 A JP936585 A JP 936585A JP 936585 A JP936585 A JP 936585A JP S61168063 A JPS61168063 A JP S61168063A
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- central processing
- output
- processing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は中央処理装置の制御に基づいて動作する周辺装
置にデータを入出力するデータ入出力装置の改良に関す
る。
置にデータを入出力するデータ入出力装置の改良に関す
る。
この種の従来装置として第２図に示すものがあり、同図
において従来のデータ入出力装置は、周辺装置の動作に
必要な演算処理を行なう演算処理部（１１）及び該演算
処理部（１１）の演算処理に基づき周辺装置に供給され
るカード情報を格納するアドレスＲＡＭ（１２）を備え
る中央処理手段（１）と、該中央処理子ｌ１３）（１）
のアドレスＲＡＭ（１２）に格納されたユニットナンバ
ー、スロットナンバー及ヒ■７０点数等からなるカード
情報ガ送出される入出カニニット（２）、（２）と、該
入出カニニット（２）、（２）及び中央処理手段（１）
を接続するバス（３）とを備えて構成される。
において従来のデータ入出力装置は、周辺装置の動作に
必要な演算処理を行なう演算処理部（１１）及び該演算
処理部（１１）の演算処理に基づき周辺装置に供給され
るカード情報を格納するアドレスＲＡＭ（１２）を備え
る中央処理手段（１）と、該中央処理子ｌ１３）（１）
のアドレスＲＡＭ（１２）に格納されたユニットナンバ
ー、スロットナンバー及ヒ■７０点数等からなるカード
情報ガ送出される入出カニニット（２）、（２）と、該
入出カニニット（２）、（２）及び中央処理手段（１）
を接続するバス（３）とを備えて構成される。
次に上記従来装置の動作について説明する。まず、電源
が投入されると、中央処理手段（１）は演算処理部（１
１）の処理動作に基づき各入出カニニット（２）、（２
）よりカード情報を読出し、該読出されたカード情報の
内容をアドレスＲＡＭ（１２）に自己の使用言語にて格
納する。
が投入されると、中央処理手段（１）は演算処理部（１
１）の処理動作に基づき各入出カニニット（２）、（２
）よりカード情報を読出し、該読出されたカード情報の
内容をアドレスＲＡＭ（１２）に自己の使用言語にて格
納する。
さらに、中央処理手段（１）がアドレスＲＡＭ（１２）
に格納された情報を送出する場合は、演算処理部（１１
）よりアドレスＲＡＭ（１２）に指令を送り、この指令
を上記アドレスＲＡＭ（１２）にて実体アドレスに変換
して指定の入出カニニット（２）に情報を送出し、この
情報に基づき指定の入出カニニット（２）を動作させる
こととなる。
に格納された情報を送出する場合は、演算処理部（１１
）よりアドレスＲＡＭ（１２）に指令を送り、この指令
を上記アドレスＲＡＭ（１２）にて実体アドレスに変換
して指定の入出カニニット（２）に情報を送出し、この
情報に基づき指定の入出カニニット（２）を動作させる
こととなる。
従来のデータ入出力装置は以上のように中央処理手段（
りに各入出力二二ッ） （２）、（２）のカード情報を
格納するアドレスＲＡＭを設ける必要があり、中央処理
手段（１）の製作費が高くなり、構造自体も複雑化する
という欠点を有していた。
りに各入出力二二ッ） （２）、（２）のカード情報を
格納するアドレスＲＡＭを設ける必要があり、中央処理
手段（１）の製作費が高くなり、構造自体も複雑化する
という欠点を有していた。
本発明は上記点に鑑みてなされたもので、中央処理手段
が自己の使用言語で各入出カニニットへの指令を行ない
得、中央処理手段の製作費を低減し延いては安価なデー
タ入出力装置を得ることを′目的とする。
が自己の使用言語で各入出カニニットへの指令を行ない
得、中央処理手段の製作費を低減し延いては安価なデー
タ入出力装置を得ることを′目的とする。
本発明に係るデータ入出力装置は、周辺装置の動作に必
要な演算処理を行なう中央処理手段と、該中央処理手段
と周辺装置の間にあって、Ｅ記周辺装置の情報を格納す
ると共に上記中央処理手段から送出される情報が自己の
情報か否かを判断して該当する情報を入出力する入出力
手段と、上記中央処理手段と入出力手段との間を接続す
るバスとを備えて構成されるものである。
要な演算処理を行なう中央処理手段と、該中央処理手段
と周辺装置の間にあって、Ｅ記周辺装置の情報を格納す
ると共に上記中央処理手段から送出される情報が自己の
情報か否かを判断して該当する情報を入出力する入出力
手段と、上記中央処理手段と入出力手段との間を接続す
るバスとを備えて構成されるものである。
本発明においては、中央処理手段が各入出カニニットか
らカード情報を読出し、このカード情報の内容を該当す
る入出カニニットのデータ記憶部に格納し、上記中央処
理手段より各入出カニニットに情報を送出した場合に該
当する入出カニニットが自分への情報か否かをデータ判
断部で判断しテ入出カニニットが動作する。
らカード情報を読出し、このカード情報の内容を該当す
る入出カニニットのデータ記憶部に格納し、上記中央処
理手段より各入出カニニットに情報を送出した場合に該
当する入出カニニットが自分への情報か否かをデータ判
断部で判断しテ入出カニニットが動作する。
以下、本発明の一実施例を第１図に基づいて説明する。
第１図に本実施例に係るデータ入出力装置の全体回路ブ
ロック図を示し、同図において本実施例は１周辺装置（
図示を省略する）の動作に必要な演算処理を行なう中央
処理手段（１）と、該中央処理手段（１）と周辺装置の
間にあって、上記中央処理手段（１）にて読取られたカ
ード情報の内容を中央処理手段（１）の使用言語で格納
するデータ記憶部（２１）及び該データ記憶部（２１）
に格納されたデータと上記中央処理手段（１）から送出
される情報とを比較して自己の情報か否かを判別するデ
ータ判断部（２２）を有し、上記データ判断部（２２）
の判断結果に基づいて動作する入出カニニット（２）、
（２）と、該り記中央処理手段（りと入出カニニット（
２）、（２）との間を接続するバス（３）とを備えて構
成される。
ロック図を示し、同図において本実施例は１周辺装置（
図示を省略する）の動作に必要な演算処理を行なう中央
処理手段（１）と、該中央処理手段（１）と周辺装置の
間にあって、上記中央処理手段（１）にて読取られたカ
ード情報の内容を中央処理手段（１）の使用言語で格納
するデータ記憶部（２１）及び該データ記憶部（２１）
に格納されたデータと上記中央処理手段（１）から送出
される情報とを比較して自己の情報か否かを判別するデ
ータ判断部（２２）を有し、上記データ判断部（２２）
の判断結果に基づいて動作する入出カニニット（２）、
（２）と、該り記中央処理手段（りと入出カニニット（
２）、（２）との間を接続するバス（３）とを備えて構
成される。
上記カード情報は、中央処理手段（１）にて各入出カニ
ニット（２）、（２）より読出されるユニットナンバー
、スロットナンバー、 Ｉ１０点数等からなるものであ
る。
ニット（２）、（２）より読出されるユニットナンバー
、スロットナンバー、 Ｉ１０点数等からなるものであ
る。
上記データ記憶部（２２）は例えばＴＴＬやＥＣＬもし
くはＣＭＯ９等のゲートアレイにより構成される。なお
、このデータ記憶部（２２）は、上記ゲートアレイに限
定されず他の記憶手段により構成することもできる。
くはＣＭＯ９等のゲートアレイにより構成される。なお
、このデータ記憶部（２２）は、上記ゲートアレイに限
定されず他の記憶手段により構成することもできる。
次に本実施例に係るデータ入出力装置の動作について説
明する。
明する。
まず、電源が投入される場合には、中央処理手段（１）
は各入出カニニー／ ） （２）、（２）によりカード
情報を読出し、このカード情報の内容を中央処理手段（
１）の演算処理動作に基づき中央処理ｆ・段（１）の使
用言語による情報が各入出力ユニッ） （２）、（２）
に送出される。この各入出カニニット（２）、（２）は
送出される情報の内自己の情報をデータ記憶部（２１）
に格納する。
は各入出カニニー／ ） （２）、（２）によりカード
情報を読出し、このカード情報の内容を中央処理手段（
１）の演算処理動作に基づき中央処理ｆ・段（１）の使
用言語による情報が各入出力ユニッ） （２）、（２）
に送出される。この各入出カニニット（２）、（２）は
送出される情報の内自己の情報をデータ記憶部（２１）
に格納する。
上記電源投入後中央処理手段（１）から入出カニニット
（２）、（２）に情報が送出された場合には、各入出力
二二ッ） （２）、（２）は送出された情報が自己の情
報か否かをデータ判断部（２２）で判断し、自己の情報
と判断したときには送出された情報に基づいて動作を開
始することとなる。
（２）、（２）に情報が送出された場合には、各入出力
二二ッ） （２）、（２）は送出された情報が自己の情
報か否かをデータ判断部（２２）で判断し、自己の情報
と判断したときには送出された情報に基づいて動作を開
始することとなる。
本発明に係るデータ入出力装置は各入出カニニット（２
）、（２）が中央処理手段（１）の使用言語で情報を格
納し、中央処理手段（１）からの情報を各入出カニニッ
ト（２）、（２）自体が各々の情報か否かを判断して動
作することから、上記中央処理手段（１）内に周辺装置
のカード情報を記憶する記憶手段としてのアドレスＲＡ
Ｍを設ける必要がなくなる。
）、（２）が中央処理手段（１）の使用言語で情報を格
納し、中央処理手段（１）からの情報を各入出カニニッ
ト（２）、（２）自体が各々の情報か否かを判断して動
作することから、上記中央処理手段（１）内に周辺装置
のカード情報を記憶する記憶手段としてのアドレスＲＡ
Ｍを設ける必要がなくなる。
なお、上記各入出力ユニッ） （２）、（２）内にデー
タ記憶部（２１）を別途設ける必要が新たに生じたが、
このデータ記憶部（２１）がゲートアレイにて構成でき
ることから、入出力装置全体としてみれば安価に製作す
ることができることとなる。
タ記憶部（２１）を別途設ける必要が新たに生じたが、
このデータ記憶部（２１）がゲートアレイにて構成でき
ることから、入出力装置全体としてみれば安価に製作す
ることができることとなる。
以上説明した通り１本発明は周辺装置の動作に必要な演
算処理を行なう中央処理手段と、該中央処理手段と周辺
装置の間にあって、上記周辺装置の情報を格納すると共
に上記中央処理手段から送出される情報が自己の情報か
否かを判断して該当する情報を入出力する入出力手段と
、上記中央処理手段と入出力手段との間を接続するバス
とを備える構成を採ったことから、上記中央処理手段内
で周辺装置の情報を記憶せず、中央処理手段が自己の使
用言語で直接に各入出力手段に指令を行ない、該指令を
各入出力手段が自己への情報か否かを判断できることと
なり、中央処理手段の製作費を低減し延いては安価なデ
ータ入出力装置を得る効果を奏する。
算処理を行なう中央処理手段と、該中央処理手段と周辺
装置の間にあって、上記周辺装置の情報を格納すると共
に上記中央処理手段から送出される情報が自己の情報か
否かを判断して該当する情報を入出力する入出力手段と
、上記中央処理手段と入出力手段との間を接続するバス
とを備える構成を採ったことから、上記中央処理手段内
で周辺装置の情報を記憶せず、中央処理手段が自己の使
用言語で直接に各入出力手段に指令を行ない、該指令を
各入出力手段が自己への情報か否かを判断できることと
なり、中央処理手段の製作費を低減し延いては安価なデ
ータ入出力装置を得る効果を奏する。
第１図は本発明の一実施例に係るデータ入出力装置の全
体回路ブロック図、第２図は従来のデータ入出力装置の
全体回路ブロック図を示す。 （１）・・・中央処理り段、（２）・・・入出カニニッ
ト、（３）・・・バス、 （１２）・・・アド
レスＲＡＭ、（２１）・・・データ記憶部、（２２）・
・・データ判断部。
体回路ブロック図、第２図は従来のデータ入出力装置の
全体回路ブロック図を示す。 （１）・・・中央処理り段、（２）・・・入出カニニッ
ト、（３）・・・バス、 （１２）・・・アド
レスＲＡＭ、（２１）・・・データ記憶部、（２２）・
・・データ判断部。
Claims (2)
- （１）周辺装置の動作に必要な演算処理を行なう中央処
理手段と、該中央処理手段と周辺装置の間にあって、上
記周辺装置の情報を格納すると共に上記中央処理手段か
ら送出される情報が自己の情報か否かを判断して該当す
る情報を入出力する入出力手段と、上記中央処理手段と
入出力手段との間を接続するバスとを備えて構成される
ことを特徴とするデータ入出力装置。 - （２）上記入出力手段は中央処理手段にて読取られたカ
ード情報の内容を中央処理手段の使用言語で格納するデ
ータ記憶部と、該データ記憶部に格納されたデータと上
記中央処理手段から入出力手段に送出される情報とを比
較して自己の情報か否か判断するデータ判断部とを備え
、上記データ判断部の判断結果に基づいて動作する構成
としたことを特徴とする特許請求の範囲第１項記載のデ
ータ入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP936585A JPS61168063A (ja) | 1985-01-22 | 1985-01-22 | デ−タ入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP936585A JPS61168063A (ja) | 1985-01-22 | 1985-01-22 | デ−タ入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61168063A true JPS61168063A (ja) | 1986-07-29 |
Family
ID=11718448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP936585A Pending JPS61168063A (ja) | 1985-01-22 | 1985-01-22 | デ−タ入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61168063A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS58106932A (ja) * | 1981-12-18 | 1983-06-25 | Ricoh Co Ltd | 端末機認識装置 |
-
1985
- 1985-01-22 JP JP936585A patent/JPS61168063A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS58106932A (ja) * | 1981-12-18 | 1983-06-25 | Ricoh Co Ltd | 端末機認識装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02189663A (ja) | 入出力データ転送方式 | |
| JPS61168063A (ja) | デ−タ入出力装置 | |
| JP2766216B2 (ja) | 情報処理装置 | |
| US5170473A (en) | Communication command control system between cpus | |
| US4723205A (en) | Micro computer system | |
| JPS5864528A (ja) | 複数マイクロプロセツサのデ−タ転送方式 | |
| JPH0114616B2 (ja) | ||
| JPS62217350A (ja) | バス制御方式 | |
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPS5750046A (en) | Data transmission system | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH05189382A (ja) | プロセッサ間の通信方法 | |
| JPS57139833A (en) | Interruption controlling circuit | |
| JPH0410135A (ja) | データの高速処理方式 | |
| JPH01209560A (ja) | ヒューマンインタフェース制御装置 | |
| JPS6439536U (ja) | ||
| JPS63127361A (ja) | デ−タ処理装置 | |
| JPH0452250U (ja) | ||
| JPH04100103A (ja) | 機構制御装置 | |
| JPS58101322A (ja) | デ−タ転送制御回路 | |
| JPS60170801U (ja) | 制御系の切換装置 | |
| JPS59195730A (ja) | デ−タ出力方式 | |
| JPH01102944U (ja) | ||
| JPH0334146U (ja) | ||
| JPS6394362A (ja) | バス結合装置 |