JPH0410135A - データの高速処理方式 - Google Patents

データの高速処理方式

Info

Publication number
JPH0410135A
JPH0410135A JP11361990A JP11361990A JPH0410135A JP H0410135 A JPH0410135 A JP H0410135A JP 11361990 A JP11361990 A JP 11361990A JP 11361990 A JP11361990 A JP 11361990A JP H0410135 A JPH0410135 A JP H0410135A
Authority
JP
Japan
Prior art keywords
data
internal ram
sequencer
lsi
external rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11361990A
Other languages
English (en)
Inventor
Kaoru Yoshida
薫 吉田
Takao Inoue
孝雄 井上
Kiyoshi Takechi
武地　清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI TRANSMISSION ENG KK
NEC Corp
Original Assignee
NIPPON DENKI TRANSMISSION ENG KK
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI TRANSMISSION ENG KK, NEC Corp filed Critical NIPPON DENKI TRANSMISSION ENG KK
Priority to JP11361990A priority Critical patent/JPH0410135A/ja
Publication of JPH0410135A publication Critical patent/JPH0410135A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータの高速処理方式に関し、特に外付けされ
たＲＯＭからのデータをＬＳＩで処理するデータの高速
処理方式に関する。
〔従来の技術〕
従来のデータの高速処理方式は、外部に設けられたＲＯ
ＭからのデータをＬＳＩ内部のＲＡＭに転送し前記デー
タを処理するＬＳＩが外付けＲＯＭデータを処理する場
合、毎回外付けＲＯＭに対しアドレスなどの制御信号を
出力し、それに応答して出力された前記ＲＯＭのデータ
を処理していた。
〔発明か解決しようとする課題〕
上述した従来のデータの高速処理方式はＲＯＭのアクセ
スタイムがＬＳＩの内部処理速度に比へて遅いため、Ｌ
ＳＩの処理能力は外付けＲＯＭの遅延時間に制限される
という欠点がある。
〔課題を解決するための手段〕
本発明のデータの高速処理方式は、外部に設けられなＲ
ＯＭからのデータをＬＳＩ内部のＲＡＭに転送し前記デ
ータを処理するＬＳＩのデータ処理方式において、アド
レス信号を発生するアドレスカウンタと、前記アドレス
信号により前記ＲＯＭから前記ＲＡＭにデータを転送し
前記データの転送が終了したとき前記ＲＡＭから読み出
させたデータを処理させるシーケンサとを有する６〔実
施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
ＬＳＩ６は、外部に設けられた外付けＲＯＭ　１からの
データ１ａを内部ＲＡＭ２に転送し、内部ＲＡＭ２から
のデータ２ａを処理する。アドレスカウンタ５は、アド
レス信号５ａを発生し出力する。シーケンサ３はセレク
ト信号３ａをセレクタ４に出力し、書込制御信号３ｂを
内部ＲＡＭ２に出力することにより、セレクタ４からア
ドレス信号５ａが外付けＲＯＭ１と内部ＲＡＭ２とに供
給され、データ１ａの転送を行わせる。
次に動作について説明する。
電源投入の判定や、リセットなどのスタート信号によっ
てシーケンサ３をスタートさせる。シーケンサ３はセレ
クタ４によって内部ＲＡＭ２のアドレスをシーケンサ３
側に切り替え外付けＲＯＭ１と内部ＲＡＭ２に対し同一
のアドレスを信号５ａを出力し、同時に内部ＲＡＭ２に
対して書込制御信号３ｂもあわせて出力することにより
、外付けＲＯＭの内容を総て内部ＲＡＭ２に書き込む。
この時の処理速度は、外付けＲＯＭ１のアクセスタイム
にあわせる。データ１ａの書き込み終了後セレクタ４を
切り替えて、内部ＲＡＭ２のアクセスをアドレスカウン
タ５側にする。これ以後、内部ＲＡＭ２は、ＬＳＩ６内
部のアクセスタイムで読み出しが行われデータ２ａが処
理される。
〔発明の効果〕
以上説明したように本発明は、外付けＲＯＭのデータを
内部ＲＡＭに書き込み、以後データは内部ＲＡＭから読
み出すことにより処理速度をＬＩＳ内部のアクセスタイ
ムにあわせることができ、高速なデータ処理が可能とな
る効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図である。 １・・・外付けＲＯＭ、２・・・内部ＲＡＭ、３・・・
シーケンサ、４・・・セレクタ、５・・・アドレスカウ
ンタ、６・・・ＬＳＩ。

Claims (1)

  1. 【特許請求の範囲】 １、外部に設けられたＲＯＭからのデータをＬＳＩ内部
    のＲＡＭに転送し前記データを処理するＬＳＩのデータ
    処理方式において、アドレス信号を発生するアドレスカ
    ウンタと、前記アドレス信号により前記ＲＯＭから前記
    ＲＡＭにデータを転送し前記データの転送が終了したと
    き前記ＲＡＭから読み出させたデータを処理させるシー
    ケンサとを有することを特徴とするデータの高速処理方
    式。 ２、前記シーケンサは電源投入またはリセット時に入力
    されるスタート信号により前記ＲＯＭから前記ＲＡＭに
    プログラムデータをロードすることを特徴とする請求項
    １記載のデータの高速処理方式。
JP11361990A 1990-04-27 1990-04-27 データの高速処理方式 Pending JPH0410135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11361990A JPH0410135A (ja) 1990-04-27 1990-04-27 データの高速処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11361990A JPH0410135A (ja) 1990-04-27 1990-04-27 データの高速処理方式

Publications (1)

Publication Number Publication Date
JPH0410135A true JPH0410135A (ja) 1992-01-14

Family

ID=14616806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11361990A Pending JPH0410135A (ja) 1990-04-27 1990-04-27 データの高速処理方式

Country Status (1)

Country Link
JP (1) JPH0410135A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065437A1 (en) * 1999-04-27 2000-11-02 Matsushita Electric Industrial Co., Ltd. Program downloading device and program downloading method
JP2009264478A (ja) * 2008-04-24 2009-11-12 Hitachi Ltd ディスクブレーキ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166152A (ja) * 1987-12-22 1989-06-30 Fujitsu Ltd プログラム格納制御システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166152A (ja) * 1987-12-22 1989-06-30 Fujitsu Ltd プログラム格納制御システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065437A1 (en) * 1999-04-27 2000-11-02 Matsushita Electric Industrial Co., Ltd. Program downloading device and program downloading method
JP2009264478A (ja) * 2008-04-24 2009-11-12 Hitachi Ltd ディスクブレーキ

Similar Documents

Publication Publication Date Title
US4627035A (en) Switching circuit for memory devices
JPH0410135A (ja) データの高速処理方式
JPS5971510A (ja) シ−ケンス制御回路
JPH03214275A (ja) 半導体集積回路
JPH01321540A (ja) インタフェース回路
KR900005799B1 (ko) 퍼스컴의 입출력 스캔장치
JPH03189755A (ja) メモリ間転送装置
JPS58181134A (ja) デ−タ転送回路
KR940001160A (ko) 메모리 번지 데이타를 선행 선택하는 신호처리 구조
JPH05281290A (ja) 記憶回路を共用するｉｃテスタのデータ転送回路
JPH01205279A (ja) 信号処理回路
JPS61151745A (ja) 割込処理方式
JPS6341966A (ja) 直接メモリアクセス転送装置
JPH01205257A (ja) 集積回路
JPS6367604A (ja) プロセス信号の変換装置
JPH04223522A (ja) マンマシンインタフェース装置
JPH02116077A (ja) 論理合成機能付メモリ
JPH01219930A (ja) 間接アドレス方式の割り込み制御回路装置
JPH01241644A (ja) マイクロコンピュータ制御回路
JPH01130692A (ja) 映像信号記録方法
JPH04120638A (ja) キャッシュメモリ制御方式
JPS6140658A (ja) デ−タ処理装置
JPH04245333A (ja) 情報処理装置
JPS6226549A (ja) メモリ回路
JPH03119238U (ja)