JPH02189663A - 入出力データ転送方式 - Google Patents
入出力データ転送方式Info
- Publication number
- JPH02189663A JPH02189663A JP1009107A JP910789A JPH02189663A JP H02189663 A JPH02189663 A JP H02189663A JP 1009107 A JP1009107 A JP 1009107A JP 910789 A JP910789 A JP 910789A JP H02189663 A JPH02189663 A JP H02189663A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- cpu
- interface
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、入出力データ転送方式に関し、主としてマイ
クロコンピュータのインテリジェント／ＯＰ （入出カ
プロセッサ）の制御に好適なものである。
クロコンピュータのインテリジェント／ＯＰ （入出カ
プロセッサ）の制御に好適なものである。
従来のマイクロコンピュータにおいて、中央処理ユニッ
） （ＣＰＵ）と入出力インタフェース間のデータ転送
には、ＣＰＵの入出力命令で行なうデータ転送方式と、
入出力インタフェースをＣＰＵのアドレス空間にマツピ
ングして一般のメモリのリード・ライト命令でプログラ
ムモードで行なうデータ転送方式と、ＤＭＡ （直接メ
モリアクセス）によるデータ転送方式とがある。
） （ＣＰＵ）と入出力インタフェース間のデータ転送
には、ＣＰＵの入出力命令で行なうデータ転送方式と、
入出力インタフェースをＣＰＵのアドレス空間にマツピ
ングして一般のメモリのリード・ライト命令でプログラ
ムモードで行なうデータ転送方式と、ＤＭＡ （直接メ
モリアクセス）によるデータ転送方式とがある。
従来、ｃｐｕと直結の単純な入出力（以下、Ｉｌｏと称
する）インタフェースは、外部と一対一に対応している
ので、入出力データのチェックは必要としなかったし、
また実際上出来なかった。しかしながら、近年のマイク
ロコンピュータの性能向上に伴い、より多くの機能をＩ
／Ｏインタフェースに持たせるようになった。このため
、Ｉ／Ｏインタフェースの入出力によるＣＰＵの負荷を
軽減するために、Ｉ／Ｏインタフェース内にマイクロコ
ンピュータを内蔵してデータの加工、バッファリング等
の機能を持たせたインテリジェントＩＯＰ （入出カプ
ロセッサ）が使用されるようになって来た。このため、
ＣＰＵとＩＯＰとの間のデータ転送量が増加し、転送デ
ータの誤りが発生する可能性が出て来た。 このようなインテリジェントＩＯＰとのデータ転送には
、従来からのｃｐｕの人出命令を使用する方式と、ＩＯ
Ｐ側にＤＭＡコントローラを載せて、ＤＭＡ転送を行な
う方式とがある。だが、一般にマイクロコンピュータで
はバスコントローラがないものが多く、ＤＭＡ転送方式
は不向きである。そのため、ＩＯＰとのデータ転送にお
いて、運送データのチェックは現在行なわれていない。 また、ＩＯＰにバッファメモリを有する場合は、多くの
アドレス空間が必要となるので、ＣＰＵから／ＯＰへの
データ転送では、Ｉ／Ｏ制御レジスタを介して、一連の
データをＩＯＰ側のバッファメモリに、順次転送してい
る。しかしながら、このバッファメモリを用いる方式で
は、ＣＰＵが、−度にＩＯＰ側のデータを見ることが出
来ないので、ＩＯＰ側において、何らかの方法で、入出
力データをチェックする必要が生じていた。 本発明の目的は、上述の問題点に鑑み、転送されるデー
タの誤り発生による入出力インタフェースの誤動作を防
止し、信頼性を向上した入出力データ転送方式を提供す
ることにある。
する）インタフェースは、外部と一対一に対応している
ので、入出力データのチェックは必要としなかったし、
また実際上出来なかった。しかしながら、近年のマイク
ロコンピュータの性能向上に伴い、より多くの機能をＩ
／Ｏインタフェースに持たせるようになった。このため
、Ｉ／Ｏインタフェースの入出力によるＣＰＵの負荷を
軽減するために、Ｉ／Ｏインタフェース内にマイクロコ
ンピュータを内蔵してデータの加工、バッファリング等
の機能を持たせたインテリジェントＩＯＰ （入出カプ
ロセッサ）が使用されるようになって来た。このため、
ＣＰＵとＩＯＰとの間のデータ転送量が増加し、転送デ
ータの誤りが発生する可能性が出て来た。 このようなインテリジェントＩＯＰとのデータ転送には
、従来からのｃｐｕの人出命令を使用する方式と、ＩＯ
Ｐ側にＤＭＡコントローラを載せて、ＤＭＡ転送を行な
う方式とがある。だが、一般にマイクロコンピュータで
はバスコントローラがないものが多く、ＤＭＡ転送方式
は不向きである。そのため、ＩＯＰとのデータ転送にお
いて、運送データのチェックは現在行なわれていない。 また、ＩＯＰにバッファメモリを有する場合は、多くの
アドレス空間が必要となるので、ＣＰＵから／ＯＰへの
データ転送では、Ｉ／Ｏ制御レジスタを介して、一連の
データをＩＯＰ側のバッファメモリに、順次転送してい
る。しかしながら、このバッファメモリを用いる方式で
は、ＣＰＵが、−度にＩＯＰ側のデータを見ることが出
来ないので、ＩＯＰ側において、何らかの方法で、入出
力データをチェックする必要が生じていた。 本発明の目的は、上述の問題点に鑑み、転送されるデー
タの誤り発生による入出力インタフェースの誤動作を防
止し、信頼性を向上した入出力データ転送方式を提供す
ることにある。
かかる目的を達成するため、本発明は、ＣＰ［ＩからＩ
／Ｏインタフェースに、またＩ／Ｏインタフェースから
ＣＰＵに、データを転送する際において、送信側で一連
のデータの最後にチェックＳＵＮを付加して送信し、受
信側で、受信されたデータとチェックＳＵＮとを照合す
ることにより受信データの誤りを検出することを特徴と
する。
／Ｏインタフェースに、またＩ／Ｏインタフェースから
ＣＰＵに、データを転送する際において、送信側で一連
のデータの最後にチェックＳＵＮを付加して送信し、受
信側で、受信されたデータとチェックＳＵＮとを照合す
ることにより受信データの誤りを検出することを特徴と
する。
【作 用］
本発明は、ＣＰＵからＩ／Ｏインタフェースへ、またＩ
／ＯインタフェースからＣＰＵへ、データを転送する際
に、送信側で一連のデータの最後にチェックＳＵＭのコ
ードを付加して送出し、受信側で転送されたデータとチ
ェックＳｔ１Ｍとの照合によりデータの誤りを検出する
ようにしたので、データの誤りによるＩ／Ｏインタフェ
ースの誤動作が防止でき、信頼性の向上が得られる。 【実施例】 以下、図面を参照して本発明の実施例を詳細に説明する
。 第１図は本発明の実施例のデータの構成を示す。 ここで、２１はデータ開始コード（ＳＴＸ） 、２２は
データ開始コードの反転データ（ＳＴＸ） 、２３はデ
ータバイト数、２４はデータ、および２５はＥＴＸ
（テキスト終了キャラクタ）またはＥＴＢ （伝送ブ
ロック終結キャラクタ）である。データを複数ブロック
に分割する場合は、この２５はＥＴＢとなる。２゛６は
本発明を構成するチェックサム（ＳｔｌＭ）のＢＣＧ
（ブロックチェックキャラクタ）であり、一連の転送
データの最後（２５）に付加され、受信側においてエラ
ーチェックに用いられる。 第２図は本発明の実施例の全体の概略回路構成を示す。 ここで、１は全体の演算制御を司うｃｐｕ、２は第５図
に示すような本発明に係わる制御手順をあらかじめ格納
したＲＯＭ （リードオンリメモリ）、３はＣＰＵＩの
作業領域等に用いられるＲＡＭ （ランダムアクセス
メモリ）、および４は外部入出力装置の制御や入出力デ
ータの加工、保存、転送などを行なう■ｏｐ （入出カ
プロセッサ）である。ＣＰＵＩ′と他の構成要素２〜４
はメインバス１１を介して接続している。 第３図は第２図のｌ０Ｐ４の回路構成を示す。ここで、
５はｌｏＰｄ間のデータ転送制御に用いる制御レジスタ
、６はデイアルボー）ＲＡＭ 、７はＭＰＵ （マイ
クロプロセッサ）、８は第５図に示すような本発明に係
わる制御手順をあらかじめ格納したＲＯＭ、９はＲＡＭ
、および／Ｏは外部入力装置とデータの送受を行なう
Ｉ／Ｏインタフェースである。ＭＰＵ７はデイアルボ−
） ＲＡＭ６と制御レジスタ５を介してメインバス１１
に接続し、メインバス１１を通じてデータの転送を行な
う。 第４図は第３図の制御レジスタ５の構成を示す。 ここで、３１はデバイスステータスレジスタ（ＳＴＲ）
、３２はデータレジスタ（ＤＴＲ） 、３３はアドレス
レジスタ（ＡＤＨ） 、および３４は割込制御レジスタ
（ＩＲＧＸ）である。 次ニ第５図（Ａ） 、（Ｂ）のフローチャートを参照し
て、本発明の動作手順を説明する。 第２図のｃｐｕｉから第３図のｌ０Ｐ４にデータを転送
する場合は、第５図（Ａ）に示すように、ＣＰＵＩは一
連のデータを複数のブロックに分割し、各プロ・ンク毎
にチェックサム（ＢＣＣ）のコードを付加し、チェック
サム付のデータを転送する（ステップ３１〜Ｓ６）、デ
ータ転送終了で、ｌ０Ｐｄ側に割り込みを出力する（ス
テップＳ７）。 ｌ０Ｐｄ側では上述の割込みに応じて第５図（Ｂ）に示
すように、受信データのＢＣＣを計算しくステ・ンプＳ
ｌｌ、 ５１２） 、受信したデータのチエ・ンクサ
ムと照合する（ステップ３１３）、チェックサムと計算
値が一致していれば、そのデータの送信処理を行ない（
ステップ５１４）、メインＣＰＵＩにデバイスエンドを
通知する（ステップ３１５）。チエ・ンクサムと計算値
が不一致であるデータエラー時には、メインＣＰＵＩに
デバイスエラーを通知する（ステ・ンプ５１６）。 外部の入出力装置からのデータの入力の場合は、ｌ０Ｐ
４側からデータ転送要求をＣＰＵＩに通知して第５図（
Ａ）の手順を実行し、ＣＰ［１１は、順次ｌ０Ｐ４から
のデータを読み込み、第５図（Ｂ）の手順に従ってデー
タのチェックを行なう。
／ＯインタフェースからＣＰＵへ、データを転送する際
に、送信側で一連のデータの最後にチェックＳＵＭのコ
ードを付加して送出し、受信側で転送されたデータとチ
ェックＳｔ１Ｍとの照合によりデータの誤りを検出する
ようにしたので、データの誤りによるＩ／Ｏインタフェ
ースの誤動作が防止でき、信頼性の向上が得られる。 【実施例】 以下、図面を参照して本発明の実施例を詳細に説明する
。 第１図は本発明の実施例のデータの構成を示す。 ここで、２１はデータ開始コード（ＳＴＸ） 、２２は
データ開始コードの反転データ（ＳＴＸ） 、２３はデ
ータバイト数、２４はデータ、および２５はＥＴＸ
（テキスト終了キャラクタ）またはＥＴＢ （伝送ブ
ロック終結キャラクタ）である。データを複数ブロック
に分割する場合は、この２５はＥＴＢとなる。２゛６は
本発明を構成するチェックサム（ＳｔｌＭ）のＢＣＧ
（ブロックチェックキャラクタ）であり、一連の転送
データの最後（２５）に付加され、受信側においてエラ
ーチェックに用いられる。 第２図は本発明の実施例の全体の概略回路構成を示す。 ここで、１は全体の演算制御を司うｃｐｕ、２は第５図
に示すような本発明に係わる制御手順をあらかじめ格納
したＲＯＭ （リードオンリメモリ）、３はＣＰＵＩの
作業領域等に用いられるＲＡＭ （ランダムアクセス
メモリ）、および４は外部入出力装置の制御や入出力デ
ータの加工、保存、転送などを行なう■ｏｐ （入出カ
プロセッサ）である。ＣＰＵＩ′と他の構成要素２〜４
はメインバス１１を介して接続している。 第３図は第２図のｌ０Ｐ４の回路構成を示す。ここで、
５はｌｏＰｄ間のデータ転送制御に用いる制御レジスタ
、６はデイアルボー）ＲＡＭ 、７はＭＰＵ （マイ
クロプロセッサ）、８は第５図に示すような本発明に係
わる制御手順をあらかじめ格納したＲＯＭ、９はＲＡＭ
、および／Ｏは外部入力装置とデータの送受を行なう
Ｉ／Ｏインタフェースである。ＭＰＵ７はデイアルボ−
） ＲＡＭ６と制御レジスタ５を介してメインバス１１
に接続し、メインバス１１を通じてデータの転送を行な
う。 第４図は第３図の制御レジスタ５の構成を示す。 ここで、３１はデバイスステータスレジスタ（ＳＴＲ）
、３２はデータレジスタ（ＤＴＲ） 、３３はアドレス
レジスタ（ＡＤＨ） 、および３４は割込制御レジスタ
（ＩＲＧＸ）である。 次ニ第５図（Ａ） 、（Ｂ）のフローチャートを参照し
て、本発明の動作手順を説明する。 第２図のｃｐｕｉから第３図のｌ０Ｐ４にデータを転送
する場合は、第５図（Ａ）に示すように、ＣＰＵＩは一
連のデータを複数のブロックに分割し、各プロ・ンク毎
にチェックサム（ＢＣＣ）のコードを付加し、チェック
サム付のデータを転送する（ステップ３１〜Ｓ６）、デ
ータ転送終了で、ｌ０Ｐｄ側に割り込みを出力する（ス
テップＳ７）。 ｌ０Ｐｄ側では上述の割込みに応じて第５図（Ｂ）に示
すように、受信データのＢＣＣを計算しくステ・ンプＳ
ｌｌ、 ５１２） 、受信したデータのチエ・ンクサ
ムと照合する（ステップ３１３）、チェックサムと計算
値が一致していれば、そのデータの送信処理を行ない（
ステップ５１４）、メインＣＰＵＩにデバイスエンドを
通知する（ステップ３１５）。チエ・ンクサムと計算値
が不一致であるデータエラー時には、メインＣＰＵＩに
デバイスエラーを通知する（ステ・ンプ５１６）。 外部の入出力装置からのデータの入力の場合は、ｌ０Ｐ
４側からデータ転送要求をＣＰＵＩに通知して第５図（
Ａ）の手順を実行し、ＣＰ［１１は、順次ｌ０Ｐ４から
のデータを読み込み、第５図（Ｂ）の手順に従ってデー
タのチェックを行なう。
以上説明したように、本発明によれば、転送データの最
後にチェックサムを付加し、Ｉ／Ｏインタフェース側で
そのチェックサムを基にデータのエラーを検出するよう
にしたので、データの誤りによる１７０インタフエース
の誤動作を防止することができて信幀性が向上するとい
う効果が得られる。
後にチェックサムを付加し、Ｉ／Ｏインタフェース側で
そのチェックサムを基にデータのエラーを検出するよう
にしたので、データの誤りによる１７０インタフエース
の誤動作を防止することができて信幀性が向上するとい
う効果が得られる。
第１図は本発明の一実施例の転送データの構成を示すフ
ォーマット図、 第２図は、本発明の一実施例の全体の概略回路構成を示
すブロック図、 第３図は、第２図のＩＯＰの回路構成を示すブロック図
、 第４図は第３図の制御レジスタの構成を示す配置構成図
、 第５図は本発明の一実施例のＣＰＵとＩＯＰ間の制御手
順を示すフローチャートである。 １ ・・・ メインＣＰＵ。 ２ ・・・ ＲＯＭ。 ３ ・・・ ＲＡＭ。 ４ ・・・ ＩＯＰ。 ５ ・・・ 制御レジスタ、 ６ ・・・ デイアルポートＲＡＭ、 ７ ・・・ ＭＰＵ。 ８ ・・・ ＲＯＭ。 ９ ・・・ ＲＡＭ、 ／Ｏ ・・・ ＩＯインタフェース、２６ ・・・
転送データのチェックＳ Ｕ Ｍ （ＢＣＣ） 。 見／Ｏ 見２図 １１ メインＢＵＳ 第３図 光４図 亮
ォーマット図、 第２図は、本発明の一実施例の全体の概略回路構成を示
すブロック図、 第３図は、第２図のＩＯＰの回路構成を示すブロック図
、 第４図は第３図の制御レジスタの構成を示す配置構成図
、 第５図は本発明の一実施例のＣＰＵとＩＯＰ間の制御手
順を示すフローチャートである。 １ ・・・ メインＣＰＵ。 ２ ・・・ ＲＯＭ。 ３ ・・・ ＲＡＭ。 ４ ・・・ ＩＯＰ。 ５ ・・・ 制御レジスタ、 ６ ・・・ デイアルポートＲＡＭ、 ７ ・・・ ＭＰＵ。 ８ ・・・ ＲＯＭ。 ９ ・・・ ＲＡＭ、 ／Ｏ ・・・ ＩＯインタフェース、２６ ・・・
転送データのチェックＳ Ｕ Ｍ （ＢＣＣ） 。 見／Ｏ 見２図 １１ メインＢＵＳ 第３図 光４図 亮
Claims (1)
- 【特許請求の範囲】 ＣＰＵからＩ／Ｏインタフェースに、また該Ｉ／Ｏイン
タフェースから前記ＣＰＵに、データを転送する際にお
いて、 送信側で一連のデータの最後にチェックＳＵＭを付加し
て送信し、 受信側で、受信された前記データと前記チェックＳＵＭ
とを照合することにより受信データの誇りを検出するこ
とを特徴とする入出力データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009107A JPH02189663A (ja) | 1989-01-18 | 1989-01-18 | 入出力データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009107A JPH02189663A (ja) | 1989-01-18 | 1989-01-18 | 入出力データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02189663A true JPH02189663A (ja) | 1990-07-25 |
Family
ID=11711406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1009107A Pending JPH02189663A (ja) | 1989-01-18 | 1989-01-18 | 入出力データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189663A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260273A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法 |
| JP2008294757A (ja) * | 2007-05-24 | 2008-12-04 | Fuji Xerox Co Ltd | データ伝送装置、データ送信装置、データ受信装置およびデータ伝送システム |
| US7627614B2 (en) | 2005-03-03 | 2009-12-01 | Oracle International Corporation | Lost write detection and repair |
| US9767178B2 (en) | 2013-10-30 | 2017-09-19 | Oracle International Corporation | Multi-instance redo apply |
| US9892153B2 (en) | 2014-12-19 | 2018-02-13 | Oracle International Corporation | Detecting lost writes |
| US10152500B2 (en) | 2013-03-14 | 2018-12-11 | Oracle International Corporation | Read mostly instances |
| US10691722B2 (en) | 2017-05-31 | 2020-06-23 | Oracle International Corporation | Consistent query execution for big data analytics in a hybrid database |
| US10698771B2 (en) | 2016-09-15 | 2020-06-30 | Oracle International Corporation | Zero-data-loss with asynchronous redo shipping to a standby database |
| US10747752B2 (en) | 2015-10-23 | 2020-08-18 | Oracle International Corporation | Space management for transactional consistency of in-memory objects on a standby database |
| US10891291B2 (en) | 2016-10-31 | 2021-01-12 | Oracle International Corporation | Facilitating operations on pluggable databases using separate logical timestamp services |
| US11475006B2 (en) | 2016-12-02 | 2022-10-18 | Oracle International Corporation | Query and change propagation scheduling for heterogeneous database systems |
| US11657037B2 (en) | 2015-10-23 | 2023-05-23 | Oracle International Corporation | Query execution against an in-memory standby database |
-
1989
- 1989-01-18 JP JP1009107A patent/JPH02189663A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7627614B2 (en) | 2005-03-03 | 2009-12-01 | Oracle International Corporation | Lost write detection and repair |
| JP2006260273A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法 |
| JP2008294757A (ja) * | 2007-05-24 | 2008-12-04 | Fuji Xerox Co Ltd | データ伝送装置、データ送信装置、データ受信装置およびデータ伝送システム |
| US10152500B2 (en) | 2013-03-14 | 2018-12-11 | Oracle International Corporation | Read mostly instances |
| US10642861B2 (en) | 2013-10-30 | 2020-05-05 | Oracle International Corporation | Multi-instance redo apply |
| US9767178B2 (en) | 2013-10-30 | 2017-09-19 | Oracle International Corporation | Multi-instance redo apply |
| US9892153B2 (en) | 2014-12-19 | 2018-02-13 | Oracle International Corporation | Detecting lost writes |
| US10747752B2 (en) | 2015-10-23 | 2020-08-18 | Oracle International Corporation | Space management for transactional consistency of in-memory objects on a standby database |
| US11657037B2 (en) | 2015-10-23 | 2023-05-23 | Oracle International Corporation | Query execution against an in-memory standby database |
| US10698771B2 (en) | 2016-09-15 | 2020-06-30 | Oracle International Corporation | Zero-data-loss with asynchronous redo shipping to a standby database |
| US10891291B2 (en) | 2016-10-31 | 2021-01-12 | Oracle International Corporation | Facilitating operations on pluggable databases using separate logical timestamp services |
| US11475006B2 (en) | 2016-12-02 | 2022-10-18 | Oracle International Corporation | Query and change propagation scheduling for heterogeneous database systems |
| US10691722B2 (en) | 2017-05-31 | 2020-06-23 | Oracle International Corporation | Consistent query execution for big data analytics in a hybrid database |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4730308A (en) | Interface between a computer bus and a serial packet link | |
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| JPH02189663A (ja) | 入出力データ転送方式 | |
| JPH11259383A (ja) | Ｒａｓ情報取得回路及びそれを備えた情報処理システム | |
| US6108755A (en) | Asynchronous access system to a shared storage | |
| JPS6336338A (ja) | マイクロコンピュータ | |
| EP0385703A2 (en) | Keyboard interface control | |
| JPH022176B2 (ja) | ||
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| JP3349940B2 (ja) | プログラマブルコントローラ用リンクユニット | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JPS61202205A (ja) | 数値制御デ−タ転送装置 | |
| JPS6292060A (ja) | 並列処理システム | |
| JPS59177631A (ja) | Ｄｍａ制御方式 | |
| JPS61165160A (ja) | バス制御方式 | |
| JPH061425B2 (ja) | キーボードインターフェース制御回路 | |
| JPH0329533A (ja) | 伝送用ｉｃ | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPH01312658A (ja) | 計算機システム | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH04267450A (ja) | データ入力制御方式 | |
| JPS63304356A (ja) | Ｄｍａデ−タ転送の正常性検査方式 | |
| JPH02116933A (ja) | 発停機器制御方式 |