JPS61168268A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS61168268A JPS61168268A JP60007974A JP797485A JPS61168268A JP S61168268 A JPS61168268 A JP S61168268A JP 60007974 A JP60007974 A JP 60007974A JP 797485 A JP797485 A JP 797485A JP S61168268 A JPS61168268 A JP S61168268A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- field effect
- effect transistor
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電界効果型トランジスタに関するものである
。
。
従来の技術
近年、電界効果型トランジスタは各種電子機器に用いら
れ、特にＱａ Ａｓよりなるもの（以下ＧａＡｓ Ｍ
Ｅ、５ＦＥＴと記す。）は優れた高周波特性を有するＦ
ＥＴとして注目されている。
れ、特にＱａ Ａｓよりなるもの（以下ＧａＡｓ Ｍ
Ｅ、５ＦＥＴと記す。）は優れた高周波特性を有するＦ
ＥＴとして注目されている。
以下、図面を参照しながら、従来のＱａ ＡＳＭＥＳＦ
ＥＴについて説明する。第２図は従来のＧａ Ａｓ
ＭＥＳＦＥＴの構造を示す断面模式図である、第２図に
おいて、１は半絶縁性Ｑａ ＡＳ基板、２は活性層、３
はソース電極、４はドレイン電極、５はゲート電極であ
る。
ＥＴについて説明する。第２図は従来のＧａ Ａｓ
ＭＥＳＦＥＴの構造を示す断面模式図である、第２図に
おいて、１は半絶縁性Ｑａ ＡＳ基板、２は活性層、３
はソース電極、４はドレイン電極、５はゲート電極であ
る。
発明が解決しようとする問題点
このように構成されたＧａ Ａｓ ＭＥＳＦＥＴによ
れば、ゲート５とソース３間のシリーズ抵抗Ｒ８の存在
はＦＥＴのヂャネルコンダンタンス（］Ｉを（１／Ｈ−
Ｒ８−＋１１１１）−（１１１１と低下させ、またゲー
ト容量と共に積分回路を構成し、伝播速度も低下させる
。そこでこのＲｓを低くおさえるために、第２図に示す
ようにゲート電極５直下をエツチングし、リセス構造と
しているが、この構造では活性層の膜厚制御が難しく、
活性層の成長膜厚そのものを使える構造が望まれている
。
れば、ゲート５とソース３間のシリーズ抵抗Ｒ８の存在
はＦＥＴのヂャネルコンダンタンス（］Ｉを（１／Ｈ−
Ｒ８−＋１１１１）−（１１１１と低下させ、またゲー
ト容量と共に積分回路を構成し、伝播速度も低下させる
。そこでこのＲｓを低くおさえるために、第２図に示す
ようにゲート電極５直下をエツチングし、リセス構造と
しているが、この構造では活性層の膜厚制御が難しく、
活性層の成長膜厚そのものを使える構造が望まれている
。
本発明は上記欠点に鑑み、活性層膜厚を成長時そのまま
に保持しつつ、ゲート・ソース間の抵抗値を低下せしめ
て、高いＢを有するようにした電界効果型トランジスタ
を提供することを目的とするものである。
に保持しつつ、ゲート・ソース間の抵抗値を低下せしめ
て、高いＢを有するようにした電界効果型トランジスタ
を提供することを目的とするものである。
問題点を解決するための手段
この問題点を解決するために、本発明の電界効果型トラ
ンジスタは、ドレイン・ゲート・ソース各電極の形成さ
れる方向に、傾斜した活性層を有し、ソース側の活性層
の膜厚をトレイン側の膜厚より厚くなるように構成され
たものである。
ンジスタは、ドレイン・ゲート・ソース各電極の形成さ
れる方向に、傾斜した活性層を有し、ソース側の活性層
の膜厚をトレイン側の膜厚より厚くなるように構成され
たものである。
作用
この構成により、活性層の膜厚は本発明の一実施例を示
す第１図中のｔで規定される値となり、ゲートソース間
ではｔより厚い膜厚となり、抵抗の低減が図れる。
す第１図中のｔで規定される値となり、ゲートソース間
ではｔより厚い膜厚となり、抵抗の低減が図れる。
実施例
以下本発明の一実施例について具体的に説明する。第１
図は本発明の一実施例における電界効果型トランジスタ
の断面模式図を示す。第１図におイテ、１１は半絶縁性
Ｑａ ＡＳ基板、１２はｎ −ＧａＡＳ活性層、１３は
ソース電極、１４はドレイン電極、１５はゲート電極、
１６はゲート電極１５より広がる空乏廟を示す。
図は本発明の一実施例における電界効果型トランジスタ
の断面模式図を示す。第１図におイテ、１１は半絶縁性
Ｑａ ＡＳ基板、１２はｎ −ＧａＡＳ活性層、１３は
ソース電極、１４はドレイン電極、１５はゲート電極、
１６はゲート電極１５より広がる空乏廟を示す。
半絶縁性ＱａＡｓ基板１１上に液相エピタキシャル法に
よりｎ −Ｑａ Ａｓ活性層１２を成長させる。
よりｎ −Ｑａ Ａｓ活性層１２を成長させる。
この成長時に成長溶液内にΔ王なる温度勾配をつけるこ
とにより、成長基板に対して傾斜した活性層を成長せし
めることが可能である。本実施例では最高温度８５０℃
の成長溶液に１℃／＋＋ｕｎの温度勾配をつけることに
より、ウェハ水平方向に対し０．５μＩｌｌ／ＩＩＩＩ
ｌの膜厚勾配を持つ活性層を得ることができた。得られ
たウェハーにリフトオフ法によりＡＬＩ ＧＯ／ＡＬ＋
の合金によるソース、ドレイン電極１３．１４を形成す
る。電極のオーミック処理をＨ２中５００℃の熱加工に
より行なった後、Ａρをリフトオフし、ゲート電極１５
とする。以上の電極は、活性層１２の膜厚ｔがソース、
ゲート、ドレインの形成される方向に薄くなり、各電極
の長さ方向には同一膜厚となるように形成する。このよ
うにして本発明のＧａ Ａｓ ＭＥＳＦＥＴが得られ
る。
とにより、成長基板に対して傾斜した活性層を成長せし
めることが可能である。本実施例では最高温度８５０℃
の成長溶液に１℃／＋＋ｕｎの温度勾配をつけることに
より、ウェハ水平方向に対し０．５μＩｌｌ／ＩＩＩＩ
ｌの膜厚勾配を持つ活性層を得ることができた。得られ
たウェハーにリフトオフ法によりＡＬＩ ＧＯ／ＡＬ＋
の合金によるソース、ドレイン電極１３．１４を形成す
る。電極のオーミック処理をＨ２中５００℃の熱加工に
より行なった後、Ａρをリフトオフし、ゲート電極１５
とする。以上の電極は、活性層１２の膜厚ｔがソース、
ゲート、ドレインの形成される方向に薄くなり、各電極
の長さ方向には同一膜厚となるように形成する。このよ
うにして本発明のＧａ Ａｓ ＭＥＳＦＥＴが得られ
る。
このＧａ Ａｓ ＭＥＳＦＥＴでは、空乏Ｈ１６ハ第
１図に示すようにドレイン側に深く、ソース側に浅く広
がるため、活性層１２の傾斜と相まって、従来の第２図
に示すＧａ Ａｓ ＭＥＳＦＥＴとグ一トメタルの長
さが同一であっても、実質的にゲート長が短くなったと
同じ効果を示す。本実施例では通常の８５％のゲート長
と等しい効果をあげることがわかった。また、ソース、
ゲート間の活性層１２の膜厚が厚いために、ソース電極
１３のコンタクト抵抗およびゲート・ソース間のチャネ
ル抵抗が低減され、ｇｍの低下を防ぐことができる。本
実施例で得られたＭＥＳＦＥＴの特性はＲ８＝１．２０
／ ＋１１１１１． （ｌ１１１＝ １５０ｎ３ ／
１１１１１となり、通常のリセス構造ＦＥＴに比べて、
２０％の特性改善がなされた。
１図に示すようにドレイン側に深く、ソース側に浅く広
がるため、活性層１２の傾斜と相まって、従来の第２図
に示すＧａ Ａｓ ＭＥＳＦＥＴとグ一トメタルの長
さが同一であっても、実質的にゲート長が短くなったと
同じ効果を示す。本実施例では通常の８５％のゲート長
と等しい効果をあげることがわかった。また、ソース、
ゲート間の活性層１２の膜厚が厚いために、ソース電極
１３のコンタクト抵抗およびゲート・ソース間のチャネ
ル抵抗が低減され、ｇｍの低下を防ぐことができる。本
実施例で得られたＭＥＳＦＥＴの特性はＲ８＝１．２０
／ ＋１１１１１． （ｌ１１１＝ １５０ｎ３ ／
１１１１１となり、通常のリセス構造ＦＥＴに比べて、
２０％の特性改善がなされた。
なお、本実施例では、半導体材料をＱａ ＡＳとしたが
、これに限定されるものではなく、半導体材料であれば
何でもよい。例えば３ｉＱｅ、■ｎＰを用いることがで
きる。
、これに限定されるものではなく、半導体材料であれば
何でもよい。例えば３ｉＱｅ、■ｎＰを用いることがで
きる。
発明の効果
以上のように本発明は、傾斜した活性層を有し、ソース
側の活性層膜厚をドレイン側の膜厚より厚くなる構造に
したので、ソース抵抗の低減とｇ−の向上を図ることが
でき、その実用的効果は大なるものがある。
側の活性層膜厚をドレイン側の膜厚より厚くなる構造に
したので、ソース抵抗の低減とｇ−の向上を図ることが
でき、その実用的効果は大なるものがある。
第１図は本発明の一実施例における電界効果型トランジ
スタの断面模式図である。第２図は従来の電界効果型ト
ランジスタの断面模式図である。
スタの断面模式図である。第２図は従来の電界効果型ト
ランジスタの断面模式図である。
Claims (1)
- １、半導体基板上に、ドレイン、ゲート、ソース各電極
の形成される方向に、傾斜した活性層を有し、ソース側
の活性層膜厚をドレイン側の膜厚より厚くした電界効果
型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007974A JPS61168268A (ja) | 1985-01-18 | 1985-01-18 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007974A JPS61168268A (ja) | 1985-01-18 | 1985-01-18 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61168268A true JPS61168268A (ja) | 1986-07-29 |
Family
ID=11680429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60007974A Pending JPS61168268A (ja) | 1985-01-18 | 1985-01-18 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61168268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309007A (en) * | 1991-09-30 | 1994-05-03 | The United States Of America As Represented By The Secretary Of The Navy | Junction field effect transistor with lateral gate voltage swing (GVS-JFET) |
-
1985
- 1985-01-18 JP JP60007974A patent/JPS61168268A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309007A (en) * | 1991-09-30 | 1994-05-03 | The United States Of America As Represented By The Secretary Of The Navy | Junction field effect transistor with lateral gate voltage swing (GVS-JFET) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63281475A (ja) | 半導体装置の製造方法 | |
| JPS61168268A (ja) | 電界効果型トランジスタ | |
| JPS59165461A (ja) | ショットキ接合形化合物半導体電界効果トランジスタの製造方法 | |
| JPH023540B2 (ja) | ||
| JPS61199666A (ja) | 電界効果トランジスタ | |
| JP2578745B2 (ja) | 電界効果トランジスタ | |
| JPS63209179A (ja) | 電界効果トランジスタ | |
| JPS6190469A (ja) | 電界効果トランジスタ | |
| JP3074836B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPS5850434B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS59161076A (ja) | 半導体装置の製造方法 | |
| JPS6215862A (ja) | 半導体装置 | |
| JPH05218091A (ja) | 半導体装置 | |
| JPS59127871A (ja) | 半導体装置の製造方法 | |
| JPH04145629A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH0644576B2 (ja) | 半導体装置 | |
| JPH01262670A (ja) | 電界効果トランジスタ | |
| JPS60133761A (ja) | 半導体装置及びその製造方法 | |
| JPS58111375A (ja) | 化合物半導体装置 | |
| JPH05102192A (ja) | 電界効果トランジスタ | |
| JPS6088477A (ja) | 半導体装置の製造方法 | |
| JPS6189677A (ja) | 電界効果トランジスタ | |
| JPH043102B2 (ja) | ||
| JPH01144684A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタの製造方法 | |
| JPH07153938A (ja) | 半導体装置 |