JPS6117008B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は着床時に速度制御回路に積分特性を持
たせて着床制御を行なう速度帰還制御方式のエレ
ベータの制御装置に関するものである。

エレベータ制御においても従来から制御の安定
性と精度向上のため種々の帰還制御方式が行なわ
れているが、特に安定性と精度が要求される直流
エレベータ（特に高速エレベータ）においては、
多くの制御性能の改善案が提案されている。従来
から他の産業部門においても帰還制御に磁気移相
器を用いた方式が行なわれていたが、近年半導体
技術の進歩により磁気移相器に替つてIC化され
た演算増幅器が一般に使用されるようになり、一
段と制御特性の改善がなされるようになつた。

第１図で従来における直流エレベータの電流マ
イナーループを含む速度帰還制御方式について説
明する。図で１はエレベータの加速から減速まで
の速度指令信号１ａを発生する速度指令回路、２
は電動機の速度信号２ａを発生する速度検出回
路、３は速度指令信号１ａと速度信号２ａを入力
して電流基準信号３ａを発生する速度制御回路、
４は電流基準３ａと主回路電流検出器５からの電
流信号５ａを入力して位相制御信号４ａを発生す
る電流制御回路である。また６はエレベータを駆
動する直流電動機の電機子で、その図示しない界
磁は一定励磁される。この電動機電機子６は電動
発電機（電動機は省略）の直流発電機７に接続さ
れており、前記位相制御信号４ａを入力しサイリ
スタ、ゲート回路等からなる位相制御回路８によ
る直流発電機の界磁７Ｆ制御によつて発生する発
電機電圧により速度制御が行なわれる。９は電動
機電機子６に機械的に結合された綱車、１０はエ
レベータかご１１と吊り合い重り１２をつなぐ主
索でである。更にエレベータかご１１には着床検
出装置１３が取付けられ、昇降路の各階床毎に取
りつけられた着床検出板１４との相対位置により
第２図に示すように正規着床点で零信号となるよ
うな着床信号１３ａを発生する。この回路では、
速度指令回路１からの指令信号１ａによつて加減
速されたエレベータは着床付近でスイツチSWの
動作により着床信号１３ａが入力されて着床制御
される。

さて、第１図に示される電流マイナーループを
含む速度帰還制御方式において、速度制御回路３
は一般に積分要素を含む特性を持つように組まれ
る。つまり第３図ａのブロツク図で示されるよう
に速度制御回路の伝達特性が Ｇ（Ｓ）＝Ｋ１＋ＴＳ／Ｓとなるように構成され、速度 制御系の一巡特性のボード線図は第３図ｂの如く
なる。これは低周波領域で−40db／decとなり一
般に形制御系と呼ばれている。形制御系の利
点はエレベータの速度帰還制御回路における外乱
要素である積載荷重の変動（これは不平衡トルク
として第３図Ａ点に作用する）等に対してその制
御偏差が零になるということである。つまりこれ
はＡ点より手前の制御系が積分要素を含む形制
御系であるためであり、エレベータのように数mm
以内の着床精度を要求される制御系においても非
常な効力を発揮する。

前述の形制御系に対して第４図ａのように速
度制御回路３が比例特性Ｇ（Ｓ）＝Ｋとなるよう
に構成された制御系を形制御系と呼び、その一
巡特性ボード線図は第４図ｂに示す如くなる。つ
まり形制御系と異なる点は、低周波領域におい
ても−20db／decである点である。形制御系は
不平衡トルクに対して定常偏差を生じる制御系で
あるが、形制御系に対して交差角周波数ω_Cに
おける位相余裕（交差角周波数ω_Cにおける−180
゜迄の位相角の余裕度）が大きくとれるので、制
御系の安定性の面では形制御系より優れてお
り、利得Ｋが非常に大きければ外乱による定常偏
差も無視できる。

ところがエレベータ制御においては機械系の共
振や乗り心地等の問題で制御系の応答をあまり早
く設定できないという難点がある。このようなエ
レベータ制御を形制御系で行なつた場合、利得
Ｋの設定に限度があり最も精度の要求される着床
時に定常偏差、つまり着床誤差を生じる。また
形制御系で行なつた場合、第３図ｂにおける−
40db／decから−20db／decへの折れ点角周波数
ω_Tを交差角周波数ω_C近くに設定すると、交差角
周波数ω_Cにおける位相余裕が減少して非常にオ
ーバーシユートの大きな系となつてしまう。また
安定をとるために折れ点角周波数ω_Tを交差角周
波数ω_Cに対して十分はなして設定すると、こん
どは非常に収束の遅い系となつてしまう欠点があ
る。

そこで、例えばエレベータの加速から減速まで
を前記形制御系により制御し、エレベータ速度
の充分に低い着床制御を形制御形にして行なう
方法が提案されている。形制御系は系の安定性
にすぐれているので加減速時のオーバーシユート
や定格速度に達したときの速度オーバーシユート
を解消できるばかりでなく、外乱による速度偏差
も殆んど無視できる程度である。また形制御に
より着床制御を行なうので全領域形制御に比較
すると着床精度の面からも優れた制御系となる。

しかしながら形制御系で着床を行なう場合、
収束性の優れた着床を行なおうとすると、速度変
化率（減速度）に対するオーバーシユートを生じ
不安定な着床になつてしまう。

本発明は前記点にかんがみなされたもので、着
床時に速度制御回路に積分特性を持たせて着床制
御を行なうものにおいて、着床時に位相進み補償
を付加して安定で応答性に優れたエレベータの制
御装置を提供することを目的とする。

以下図面を参照して本発明の一実施例を説明す
る。第５図及び第６図ａはIC化された演算増幅
器ICと抵抗R₁〜R₃、コンデンサC₃等の素子で構
成した従来における速度制御回路（第１図の符号
３で示している）を示したもので、第５図は第４
図に示す比例制御方式の回路図であり、第６図ａ
は第３図に示す比例積分制御方式の回路図であ
る。第６図ａの接点Ry−ｂは着床制御時に動作
する継電器（図示しない）の常閉接点である。

第６図ｂはａを具体的に示した回路図である。
この回路でIC₁〜IC₄はIC化された演算増幅器、
R₁〜R₉は抵抗、C₁はコンデンサ、Ry−_６は前記
接点、VRは積分時定数を調整する可変抵抗であ
る。この回路では着床時以外では接点Ry−ｂが
コンデンサC₇を短絡しているので演算増幅器IC₃
は出力零であり、従つて信号はIC₁−IC₂−IC₄の
経路で伝達される。即ち、着床時以外では比例伝
達特性となり、着床時に接点Ry−ｂが開路され
ると演算増幅器IC₃が積分特性を持つので、全体
として比例積分特性を示す。

第７図が本発明の一実施例の速度制御回路であ
る。即ち、本発明では、第６図ｂに示す比例積分
回路の積分増幅器IC₃の入力抵抗R₇に並列にコン
デンサC₁₀と抵抗R₁₀の直列回路を接続し、接点
Ry−ｂ開路時にこのコンデンサC₁₀と抵抗R₁₀の
作用により制御系が進み補償されるように構成し
たことを特徴とするものである。

次に本発明の作用を図を用いて説明する。まず
第６図ｂはブロツク図で表わすと第８図ａのよう
になり、さらに第８図ｂのように変換される。つ
まり着床制御の時は第８図ｃのような周波数特性
を示す。また第７図に示す本発明の回路をブロツ
ク図で示すと第９図ａのようになり、さらに第９
図ｂのように変換され、第９図ｃのような周波数
特性を示す。

上記特性を第３図に示す形制御系に付加する
と、着床制御の速度制御系一巡特性のボード線図
は第１０図の如くなる。この図でl₁とl₁′は進み補
償なし、l₂とl₂′は進み補償ありの場合の特性であ
り、またα_１とα_２は位相余裕を示している。つ
まり、従来の第８図の場合に比べて第９図の特性
とした場合、一巡特性の交差角周波数における位
相余裕が増大するので、系のオーバーシユートが
減少するばかりでなく交差角周波数自体も大きく
なるので応答性も改善することができる。

上記実施例において、第７図の積分増幅回路
IC₃の出力側に点線で示すように出力制限回路１
５を付加すると、着床時でも大きな電流基準量３
ａが必要な期間、即ち着床信号に切り換り直後の
減速度の大きな期間は比例要素（IC2の出力）が
比重を占めて制御を行なう（出力制限回路１５の
積分要素の出力制限値は制御系の定常偏差を補償
できる比較的小さな値に設定される）ので、着床
制御前の比例制御とほぼ同等の特性となる。さら
に停止寸前の電流基準量３ａが小さい期間では比
例要素はほぼ零に近くなり、積分要素が制御系の
定常偏差を補償するに、出力制御値の範囲内で動
作して高精度な着床制御を行なう。つまり、停止
付近の精度の必要な期間のみ本発明の回路を有効
に動作させることができる。出力制限回路１５に
ついては、たとえばダイオードやツエナーダイオ
ード等による簡単なものや、トランジスタ等を用
いた制限値調整可能な回路があるが、それらは公
知なのでその詳細な説明は省略する。

以上述べたように、本発明では比例積分特性の
速度制御系を有し、エレベータの着床時に精度の
優れた積分特性を持たせて着床制御を行なう速度
帰還制御方式のものにおいて、その着床制御時に
更に進み補償が付加されるように回路を構成した
ので、安定でしかも精度がよく更に応答性にも優
れたエレベータの制御装置が提供できる。

【図面の簡単な説明】

第１図はワードレオナード方式による直流エレ
ベータ制御系の概略図、第２図はエレベータの着
床速度指令信号の特性図、第３図ａは形制御に
よる速度制御系ブロツク図、同図ｂはａ図の一巡
特性ボード線図、第４図ａは形制御による速度
制御系ブロツク図、同図ｂはａの一巡特性ボード
線図、第５図は比例制御の速度制御回路、第６図
ａは着床時の比例積分制御の速度制御回路、同図
ｂはａの具体的回路図、第７図は本発明の一実施
例の速度制御回路図、第８図ａ，ｂとｃは第６図
ｂ回路のブロツク図と周波数特性図、第９図ａ，
ｂとｃは第７図実施例のブロツク図と周波数特性
図、第１０図は第８図と第９図の着床時速度制御
系の一巡特性を比較して示すボード線図である。 １……速度指令回路、３……速度制御回路、４
……電流制御回路、６……直流電動機電機子、１
１……かご、１２……つり合い重り、Ry−ｂ…
…着床時開路する接点、R₁₀，C₁₀……進み補償回
路、１５……出力制限回路。

Claims (1)

【特許請求の範囲】
1. １ 積分器を備えた比例積分特性の速度制御系を
   有し、着床時に積分特性を持たせて着床制御を行
   なう速度帰還方式のエレベータの制御装置におい
   て、前記積分器の入力側にコンデンサと抵抗との
   位相進み補償要素を設けて着床時に進み補償を行
   なうと共にその積分出力側に減速度に応じて積分
   出力を制御する出力制限回路を設けたエレベータ
   の制御装置。