JPS61170876A - 映像処理装置及びそれを少なくとも２個具える映像処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディジタル画素の二次元アレーから成る映像
を実時間で処理し、認識するために、ａ３画素を受取り
、これから各ビットが１個の画素を表す第１のビット流
を形成する受信手段と；ｂ、制御入力端子を具え、この
制御入力端子から入ってくるピッチ増大制御信号の制御
の下に、前記第１のビット流から第２のビット流を形成
すると共に受信された画素のラスタに対し、第２の、ビ
ット流の二次ラスタ周期のピッチを選択的に増大するサ
ブサンプリング回路と； ｃ、このサブサンプリング回路からライン毎に信号を供
給され、第２のビット流を一時的に蓄え、一列の画素の
情報を並列に出力端子に提供するバッファと； ｄ、バッファから信号を供給され、多数の順次に受信さ
れた列の画素を対応する参照画素と比較し、マスキング
回路が各画素毎の比較が関連しているか否かを示す相関
回路と； ｅ、サブサンプリング回路、バッファ、相関回路を制御
するクロック手段と；相互に同期し、受信手段を自己に
対して等時的に制御する選択／処理回路とを具える映像
処理装置に関するものである。

このような装置は米国特許第４．２００．８６１号から
既知である。而してこの既知の装置は、第１に、ピッチ
の粗いサンプリング処理を行い、映像の所望の部分に位
置を求める。次に、ピッチの精細なサンプリング処理を
行い、映像のこの部分の位置や存在を守る。この既知の
装置は２個の段階を踏むものであって、実時間で動作す
ることはない。

本発明の目的は、ロボット技術等で非常に有用なずっと
高速で認識できる実時間映像処理装置を提供するにある
。また、選択的なピッチ増大動作及び相関の存否の画素
毎の支持を用い名ことにより、スケール拡大誤差及び角
度調整誤差に対する保護を強める。セットアツプは装置
が過度に複雑にならないものである。この装置は複合映
像システム内でモジュールとして使うこともできる。

この目的を達成するため、本発明によれば、前記サブサ
ンプリング回路が二次ラスタ周期を１と最大ピッチ増大
ファクタとの間の種々の値に調整するようにさせられ、
選択／処理回路が相関回路の出力端子に接続され、比較
結果の夫々のカテゴリーを認識出力端子に提示し、この
認識出力端子がこの種類の別の映像処理装置を接続し、
比較結果をユーザ装置に供給するのに適するように構成
したことを特徴とする。

サブサンプリグ回路は、新規の参照映像をロードする必
要がなくして、映像の電子的な調整可能な減力（ズーム
アウト）を実現できる。こうすると、認識能力が強化さ
れたり、スケールの変化と共に操作が一層フレキシブル
になる。バッファは窓を画成できる。相関・回路は新し
い列が提示されるたびに映像を認識できる。画素当たり
の参照及び関連性を調整できる。選択／処理手段は比較
結果に対し種々の論理及び演算処理を施すことができる
。既知のように、一方の周期的な現象の大事な巡回部が
何時も他方の周期的な現象の周期内の一個又は二、三個
の固定位置で生ずる場合は、２個の周期的な現象が互い
に等時間である。複数個の映像処理装置を直列又は並列
に接続できるから、認識は先ず広いマージン（幾何学的
意味でも、論理的意味でも広い）で行うことができ、そ
の後で後述するように、例えば、この−次の認識に基づ
いて「微細」な認識を行うことができる。

本発明の好適な一実施例は、受信手段とサブサンプリン
グ回路との間にグロース回路を接続し、ラスタ部がｎ×
ｍ個の二重画素を具え、そのうち少なくとも予め定めら
れた個数３個が第１の二進値を有する場合に、関連する
二進値を全ての画素に与えることを特徴とする。サブサ
ンプリング回路とグロース回路を組合わせた結果として
、画像内の成る種の意義ある細部を減力にかかわらず省
くことができる。グロース（成長）はサブ垂ンプリング
の前に置いてもよいし、後においてもよい。

成る種の変形例ではグロースとサブサンプリング　　　
　　　−を一つの回路で行う。

この映像処理装置は高次の映像処理システム内でモジュ
ールとして用いることもできる。こうすると種々の論理
機能（ＡＮＤ、ＯＲ，ＮＡＮＤ　）を処理結果から形成
することもできる。

本発明の更に魅力的な相は特許請求の範囲の実施態様項
から明らかとなろう。

本発明は、また、上述した種類の映像処理装置を少なく
とも２個直列に接続したものを含む映像処理システムに
も関するものである。

図面につき本発明の詳細な説明する。

第１図は二次元的に組織化された映像の実時間認識のた
めの好適な実施例の回路図である。入力情報は３個の個
別の人力バスＡ、Ｂ、Ｃから入ってくる。各バスのデー
タ通路幅は４ビツトである。

情報が８ビツトバイトで組織化されている時は、順次の
半バイト（テトラード）が多重形態で受は取られる。次
に各画素を単一ビットで表す。従って、十分に二進化さ
れた映像が受は取られる。場合によっては画素当たり受
は取られる情報が多数のビットから成る。しかし、必要
な弁別器は図面を簡明ならしめるため省略している。こ
れまた必要なアナログ−デジタル変換も考えていない。

映像情報は映像ラインの形で組織化されている。従って
、−テトラードの各４ビツトは変わることなく同じライ
ンの４個の画素に関係する。次のテトラードは次の４画
素に関係し、これが完全なラインが処理され終わり、次
のラインの処理が開始する迄続く。同じように、映像情
報は縦列的に受けとることもできる。如何なる場合でも
映像は画素の行と列で組織化する。要素２０はセレクタ
であって、３本のバスＡ、Ｂ、Ｃに接続されており、こ
の中から１本のバスを選択する。この要素２０はまた幅
が４ビツトのモジュール出力バスを有する。

制御モジュール５２は選択のための制御信号を供給する
。図示したように、モジュール５２は外部から制御信号
を受は取るための一個の入力端子を有する。モジニール
５２はこうしてデコーダどして働くことができる。要素
２２は並直列変換器カムマルチプレクサである。この要
素は幅４ビットの入力端子と２個の並列出力端子とを有
する。制御モジュール５４は幅７ビツトの外部制御信号
ＢＯを供給する。

要素２２は情報を要素２８に正しく与えるのに役立つ。

要素２８の２個の出力端子は同じ情報を供給できる。

代わりに所望により２個の出力端子の一方だけを活性化
することもできる。

要素２８はサブサンプリング回路であり、必要とあらば
、映像ライン当たりの受は取られた画素情報を選択操作
にかけることによりピッチを高めたラスタを形成する。

第２ａ図〜第２ｄ図につきこれを詳細に述べる。また、
要素２２はライン毎に画素を選択し、−映像ライン内で
要素２８が用いられたのと類似のパターンに従って通す
。それ故、要素２８は要素２２と同じ態様で制御される
。実際には、これらの２個の要素は一つになってサブサ
ンプリング回路を形成し、これが就中モジュール５４．
５６からのピッチ増大制御信号により制御される。図示
したように、要素２２と２８の二重動作が可能である。

例えば、セレクタ２０から送られてくる情報テトラード
は交互に異なる映像から由来し、各映像毎に個別に更に
処理する。もう一つの方法は同じ情報を２回選択するも
ので、同じ映像の一つの第２ビツト流だけを一個の出力
端子に通すものである。

要素２４．２６はグロース回路軸ｒｏｗｔｈ　ｃｉｒｃ
ｕｉｔ）であり、モジュール５８から制御信号を受は取
る。これらのグロース回路は一つの色の一つの画素を一
つの色の画素の群、例えば、２Ｘ２．２Ｘ１．ＬＸ２又
は１×１画素の群に変換することができる。

（結果として最后の場合は成長がない）。本例では、こ
れは白い画素によくあてはまる。従って２個の制御ビッ
トで十分である。画素の全数は同じであり、−個の白い
画素に変換すると関連位置に存在する画素の色が変わる
。代わりに、そこに存在する少なくとも２個の白い画素
があるだけの場合は、２×２画素の群を白い画素に変換
することができる。他の制限も可能である。一画素がい
ずれもが関連する画素を白に変換する基準を満足する２
個の群の一部を形成する場合でもそ゛の画素が白になる
。この成長処理は通常画像の縁をなめらかにしたり、認
識しやすくする。斯くして、要素　　　　　−２４、２
６は、例えば、内部フィードバックを有し、次の映像ラ
インで「白」にすべき画素の情報を記憶する。それもこ
の次の映像ラインの情報が到達しているか未だかを問わ
ない。もう一つの解決法は、人力情報を論理回路に与え
るものである。その場合はこの論理回路の出力側に、例
えば、２×２の画素として出力画素が現われる。これら
の出力画素は不変のまま一回（次の映像ライン時に）再
びこの回路の出力側に示される。「白」が論理「１」の
場合は新しい値と既に示されている値からＯＲ機能が形
成される。モジュール５８はレジスタであり、４ビツト
Ｂ４により活性化され、データ源（図示せず）から制御
ワードを受は取る。以上の説明で１白」と「黒」を変換
することができる。

上述したところの別の構成は、グロース回路をセレクタ
２０とサブサンプリング回路との間に接続するものであ
る。後者の場合に著しいことは、元の映像の狭い有意義
な細部は再生された映像では省かれることである。蓋し
、意義のある詳細は前段のグロース回路で拡大されてい
るからである。しかし、図示した系列も有用である。

要素３０．３２は各々１２個の映像ラインを蓄える記憶
容量を有するラインバッファであり、これらはシフトレ
ジスタとして構成され、シフトレジスタ全体を通してい
くつかのビット位置に分岐出力端子を有する。これらの
ラインバッファはライン毎に、一つの映像ラインの次の
他の映像ラインが入−るように供給される。斯くして、
各ラインバッファの出力端子には列毎に一つの上に他が
のった形の１２個の要素の情報が得られる。最后の画素
情報がラインバッファ３０からスイッチ３４に加えられ
る。

このスイッチ３４が左側の位置にある場合は、ラインバ
ッファ３０．３２が直列に接続される。その結果これら
の２個の画素の情報、従って本例では２４個の画素が一
つの上に他方がのる形で得られる。この結果、映像が２
倍の大きさに拡大されて認識される。スイッチ３４が右
側の位置にある時は、回路の２個の半部が独立に動作す
る。回路の残りの部分も同じように２倍にされ、所定の
映像が並列で２個の別々の相関を受ける。

要素３６．３８は相関回路である。実際には、これらの
回路は各々１２Ｘ１２画素に対する二次元シフトレジス
タである。これらのシフトレジスタにより映像上に形成
される窓は順次の映像ラインに従って映像中をシフトす
る。この窓のビット位置当たり１個のデータビット（要
素３０．３２から受は取る）と、１個の参照ビットと、
１個のマスキングビットがあり、全部で１４４個のデー
タビットと２Ｘ１４４個の別のビットが一つの相関回路
光たり存在する。

而してデータビットだけがシフトされる。参照ビットは
レジスタ６０から幅４ビットの接続部を介してロードさ
れる。適当な参照ビット及びマスキングビットをシフト
レジスタ内の適当な位置に動かすための特別なロード制
御は説明を簡明ならしめるため省いたが、ローディング
は要素２０を介して参照映像又は関連パターンを与え、
相関回路に関連するロード信号を与えることにより簡単
に行なえる。参照パターンのローディング自体は引用し
た従来技術から既知である。斯くして、画素当た・り一
個の論理回路が与えられる。画素と参照要素とが対応し
、マスキングビットの比較が関連していることを示す時
は、この回路は例えば「１」を出力し、それ以外の時は
「０」を出力する。この時参照ビットの第１の値は黒を
示し、第２の値は「白」を示す。この時マスキングビッ
トの第１の値はビット毎の比較の結果が関連しているこ
とを示し、マスキングビットの第２の値は比較の結果が
関連のないことを示す。

相関回路３６．３８はまた相関の結果に対する加算装置
を具える。参照画素値に対応し、マスキングビットの比
較の結果が関連していることを示す各画素情報は関連の
結果を１だけインクリメントする。それ故相関の結果は
全部で０と１４４の間にある。加算装置は加算器として
構成することができ、１４４個のビット位置を質問する
。相関の結果は８ヒツト情報の系列として出力される。

要素４０．４２は弁別器である。これらは外部から２個
の制御ビット８２．８３を受は取る二重しきい値レジ文
タロ２から８ビツトのしきい値を受は取る。このしきい
値レジスタ６２は直列人力−並列出力レジスタとして　
　　　　　　−構成される。各弁別器は相関の結果がし
きい値より大きいか否かに依存して１ビツトの結果信号
を出力する。他の論理機能（大きい、等しい等）もイン
プリメントすることができる。

要素４４及び４６は時間補正器である。２個の比較が異
なる瞬時に肯定的な結果を生ずべき場合は時間補正が必
要となり得る。各映像が所定の参照映像と比較される時
に互いに所定の距離離れている２個の映像領域の比較が
所定の比較結果を生じなければならないような場合にこ
れは意味を持つ。

距離は（画素及び映像ライン又はそのいずれか一方で）
所定の遅延に変換される。その−例を後に詳細に説明す
る。論理回路４８と比較結果に論理操作、例えば、論理
ＡＮＤ操作を施すことができる。

こうすると一つの映像が同時に２個の異なる参照映像と
相関させら゛れる。代りに２個の異なる映像を同時に２
個の参照映像と相関させることもできる。論理操作はＯ
Ｒ操作、排他的論理操作等とすることもできる。２個の
比較の２個のビットがＡとＢである時は、２４通りの組
合わせが存在する。この場合要素４８は出力信号をデマ
ルチプレクサ５０に加える。デマルチプレクサ５０は３
個の出力バスＡ′。

Ｂ’、Ｃ’に接続される。デマルチプレクサ５０はレジ
スタ６４により制御される。

図示した全装置はクロック回路により制御される。例え
ば、光スポツト走査器により映像を走査するのと同期し
て又は光感応素子の（−次元又は二次元の）アレーを具
えるカメラの質問と同期して画素が人力バスにのって到
来する。サブサンプリング回路の出力側では適応化が行
われ、サブサンプリング回路に関する限り情報の供給と
出力が等時性である。映像全体のレベルでは、装置の出
力側に別の映像バッファを設けるか又は（大局の）認識
結果だけを一時的に蓄えるバッファを設ける。

データ流が連続している場合は、処理要素の入力端及び
出力側での制御は何時も同期していなければならない。

制御が等時的でないのは（サブサンプリング回路でのよ
うに）入力側のピッ゛ト速度と出力側のビット速度が互
いにずれている処理要素の場合だけである。この時クロ
ック周波数は有理数比を有する（例えば、１：１．２：
３等）。

サブサンプリング回路 グロース回路自体は英国特許第１．３９９．３４８号か
ら既知である。以后第２ａ〜２ｄ図につきサブサンプリ
ング回路の動作を説明する。第２ａ〜２０図は増大した
ピッチのいくつかの形態を示す。下記のような可能性が
ある。

ａ）全での画素が導通している。

ｂ）各軍２の画素が導通し、他の画素は閉塞される。

これは第２ａ図に示す。各偶数行で丸で示された画素は
導通し、×を付された画素は閉塞させられる。

各偶数列で丸を付された画素は閉塞させられる。

ダッシュを付した画素は閉塞させられる。蓋し、これら
は閉塞さるべき行にあり且つ閉塞されるべき列にあるか
らである。

Ｃ）代わりに２個の画素が閉塞させられ、１個の画素が
導通させられる。これは第２ｂ図に示されている。

ｄ）各３番目の画素が閉塞させられる。

これは第２Ｃ図に示す。

ｅ）代わりに２個の画素が導通させられ、１個の画素が
閉塞させられ、１個の画素が導通させられ、１個の画素
が閉塞させられる。

他の可能性も多数ある。ピッチの増大率は必ずしも両方
向で等しくする必要がない。

他の意味での拡大は、画素群の情報を二次画素群の情報
に変換することである。例えば、３Ｘ３画素群を２Ｘ２
画素群に変換したい時は、第１の群の情報に基づいて、
例えば、補間式を使い、後者の情報を形成し、次にこれ
を再び画素当たり１個の二進量に変換する。このような
手順はここではこれ以上詳しくは述べない。

第２ｄ図は第２ａ〜２０図に示したピッチを高める選択
を行う回路を示す。要素１０２は加算器であり、要素１
００はラッチレジスタである。要素１０４はインクリメ
ントレジスタである。−ライン上の各画素毎に、レジス
タ１０４のインクリメントをラッチレジスタ１００から
フィードバックされてきた情報に加える。桁上げ信号は
ライン１０６に現れる。こ　　　　　−の信号が値「１
」を有する時は、その画素を導通させねばならない。他
の場合は画素を導通させない。第２ａ図のパターンは要
素１０２の幅が４ビツトであり、レジスタ１０４は情報
１６進数８を蓄えている場合に得られる。この情報が小
さいと、少数の画素が導通させられる。この情報が大き
いと、多くの画素が導通させられる。第２ｂ図および２
Ｃ図のパターンは専ら二進手段を用いるだけの場合は近
似的にしか得られない。このような近似は、第２ｂ図の
場合は、幅８ビットの二進加算器を用い、レジスタ１０
４が情報０１００１０１１＝１６進数４Ａを蓄えている
時得られる。第２Ｃ図はレジスタ１０４が１６進数Ａ５
を蓄えている時近似される。同じように、他のピッチ増
大率もインプリメントできる。このような回路を用いる
と、どのラインを完全に閉塞し、どのラインで（虞画素
を選択的に導通させたり、閉塞させるかを決め得る。

応用 第３ａ〜３ｅ図は一個の映像処理装置又はこのような映
像処理装置を複数個直列に接続した映像処理システムに
よる処理を示す。

第３ａ〜３ｅ図はいくつかの適当な参照パターンを示す
。Ｘ印は第一の値、例えば、黒を有する参照画素を示す
。○印は第二の値、例えば、白を有する参照画素を示す
。−印は比較の結果が無関係であることを示すマスキン
グ画素である。

第３ａ図は白黒映像で直角な場合の参照／マスキングパ
ターンを示す。縁に沿って画素が関連しないことは公差
を許す。この公差は並進の公差、回転の公差及び角の大
きさの公差であり得る。また、縁の雑音の効果の公差も
ある。

第３ｂ図は縁が水平な場合の参照／マスキングパターン
を示す。ここでは図の左側の縁全体が比較に無関係であ
る。同じように、他の参照／マスキングパターンも形成
できる。無関係な画素の帯の幅は期待される公差の関係
で定まる。所定の参照パターンでも、例えば、大きな黒
の環境の中で小さな白のパターン（文字）を認識すべき
時は、黒の画素の数が白の画素の数よりも相当にずれる
。

これは無関係な画素の数に関して弁別しきい値を正しく
選択する点で問題を起こす。このような場合黒の画素の
構成は一方の回路、例えば、３６は認識され、白の画素
の構成は他方の回路、例えば、３８で認識される。こう
して第１図の二重構造は魅力的である。

第３Ｃ図、第３ｄ図はグロース回路の動作の点で一層コ
ンサイスな情報を与える。第３Ｃ図は映像を横切る一本
の薄いラインを示すが、映像は一位置で中断される。各
画素は３Ｘ３画素を具える正方形の中心にあるべきもの
と考えられる。この中心画素が黒である場合は、グロー
ス回路は３×３画素を具える正方形全体を黒にする。こ
の結果は第３ｄ図に示す。

第３ｅ図は単一の相関回路で認識できる映像の一部の数
例を示す。即ち、縁１００、ライン１０２、隅１０４及
び孔１０６である。サブサンプリング回路は孔の場合に
著しく魅力的である。蓋し、大きな孔も小さな孔も認識
できるからである。

第３ｆ図は２個の並列に接続された相関回路により一ラ
インを認識する一例を示す。結果はＡＮＤ回路で組合わ
される。このセットアツプは黒い画素の数と白い画素の
数の比が１：１よりも相当に離れている場合に特に必要
である。マスク１０８は白の画素を決め、マスク１１０
は黒の画素を決める。

この場合、Ｘ印は「無関係」を示す。場合によっでは、
３個以上の相関回路を一つの論理機能で組合わせること
ができる。

第３ｇ図は十分な量の白（例１１１）の区域が存在する
か又は黒−白遷移の右側であるか（例１１２）を検査す
る一例を示す。この場合長さＤは白い部分の必要な最小
幅に等しく選ばねばならない。この映像は２個の別個の
相関より一層正確に検出できる。

小さな回転を含む一層複雑な形 （２参照映像） 目的物が安定な向きにある時は、大きな参照映像を画成
すると有用である。蓋し、これらの参照映像は一層ユニ
ークであるからである。これは次のように行なわれる。

参照Ｂのラインバッファ出力端子を参照Ａのラインバッ
ファ出力端子に接続６、。わ、。２個。相関。路、）２
個、）８カやい、。　　　　　　−機能で組合わせる。

こうすれば大きな映像フィールドがカバーできる。

形の認識の点で大きな公差を入れる場合は、寸法及び回
転又はそのいずれか一方の点での公差を考慮しなければ
ならない。−寸法の点での公差の場合は拡大率は異なる
が同じ形を有する複数個の参照を用いると有利である。

これは就中ライン検出に使用され、第３ｈ図に示すよう
にプログラムされている。この時は２個の相関回路（参
照映像１１４又は１１６に従う）の出力をＯＲ機能で組
合わせねばならない（夫々細いライン及び太いライン）
。

一角度の点での公差の場合、いくつかの参照を種々の角
度で使用できる。ここでもＯＲ機能を形成する必要があ
る。

以下に２個以上の直列に接続された認識装置による認識
を説明する。例えば、第１の認識装置では第３１図の１
１８．１２０に従って２個の縁が認識される。これらの
認識パターンは第２の認識装置で組合わせられ、符号１
２２で示す隅を認識する。この原理は第２の認識装置で
平行なうイン及びＴ公差を認識するのにも使用できる。

２個の直列接続された装置を用いるため、雑音に対する
開示やすさが単一の認識装置で直接認識する場合よりも
低くなる。

この点で第３ｊ図は第２の認識装置に対する参照映像を
示す。参照映像１２４は第３１図の参照映像１１ｇの認
識結果を処理するのに用いられ、参照映像１２６は参照
映像１２０の結果を処理するのに使用される。

グロース回路やピッチ増大走査を用いることはこのよう
な用途では特に魅力的である。

別の解決法は参照映像第３に図の１２８．１３０により
第２の認識装置で認識を行うものである。映像１３０の
黒い部分はこれらの区域で認識が行われないようにする
ために用いられる。

こうして隅、平行ライン及びラインの限界が容易に認識
される。

成る種の形は実際には第１の認識装置ではなく、第２の
認識装置でだけ適当に認識される。例えば、２個の縁間
の直角、円弧等である。

極端な場合には非常に複雑な目的物も認識できる。直列
に接続した複数個の認識装置を用いるもう一つの例は信
頼性を高めることである。Ｓ／Ｎ比が劣っている場合は
、唯一つの認識装置を用いるだけでは薄いラインを信頼
度高く認識することはほとんど不可能である。第２の認
識装置は実際には大きな区域を考慮し、次の二つができ
る。

■、第１の認識装置の認識の落ちを埋める。

２、第１の認識装置により偶然に認識された小さな片を
除去する。

第３１図（１３２）は第２の認識装置で使用される垂直
な薄いラインに対するマスクを示す。

織布の縁の検出 時として２個の領域（目的物／背景）間の縁は強さの差
に基づいただけでは見つからない。織布の差によっても
縁が形成され得る。第３ｍ図はこの点での一例を示す。

垂直な縁が明らかにそこに見える。この縁は二段階で認
識される。第１の認識装置では、薄いラインを参照映像
（第３ｍ図１３６）としてプログラムしておく。これは
左側の部分では多数の認識を生し、右側の部分では少し
の認識しか生じない。第２の直列に接続された認識装置
では第３ｎ図（１３８）の遷移マスクがプログラムされ
ている。これは第３ｍ図の境界線の区域での「認識」を
示す。

実時間検査 実時間検査時には典型的な問題が生ずる。即ち、認識す
べき形が映像内でユニークでない場合である。この点で
の一例は目的物が４個の（同じ）孔を有し、これらの孔
の一つ、例えば、最左端の孔の位置を求めることが必要
な場合である。第１の認識ステップでは、４個の孔を別
々に求める。即ち、毎回一つの孔に対し一枚の参照映像
を用いる。

その後で、ヒツチ増大及び成長（グロース）を含む一層
複雑な処理を行う。次の認識ステップでは４個の孔全部
につき一枚の参照映像を用いる。

【図面の簡単な説明】

第１図は映像処理装置の好適な実施例゛のブロック図、 第２°〜２ｄ図（″！サブサ′プリ′グ回路のｇ党明図
・　　　　　　−第３ａ〜３０図は映像処理装置及びこ
のような映像処理装置を複数個直列に接続したものから
成る映像処理システムにより行われる処理を示す説明図
である。 ２０・・・セレクタ ２２・・・並直列接続マルチプレクサ ２４、２６・・・グロース回路 ２８・・・サブサンプリング回路 ３０、３２・・・ラインバッファ ３４・・・スイッチ　　　　　３６．３８・・・相関回
路４０、４２・・・弁別器　　　４４．４６・・・時間
補正器４８・・・論理回路　　　　５０・・・デマルチ
プレクサ５２、５４．５６・・・制御モジュール５８、
６０．６２．６４・・・レジスタｉｏｏ・・・ラッチレ
ジスタ １０２・・・加算器 １０４・・・インクリメントレジスタ １０６・・・桁上げ信号ライン ｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏ　　・　− ｏｏｏｏｏｏｏ　　　　　公辻さ慕 ×　　　　　× ×　　　　× ’＜Ｎ ｍ−」 ××× Ｘ　Ｘ−−一−−Ｘ ｘｘｘｘ ｃ５ Ｕニ 舅 ”””’　　　　　　　　　　ｘｘｘｘｘｘｘＣ） Ｃコ 一

Claims (1)

1. 【特許請求の範囲】 １、ディジタル画素の二次元アレーから成る映像を実時
   間で処理し、認識するために、 ａ、画素を受取り、これから各ビットが１個の画素を表
   す第１のビット流を形成する受信手段と； ｂ、制御入力端子を具え、この制御入力端子から入って
   くるピッチ増大制御信号の制御の下に、前記第１のビッ
   ト流から第２のビット流を形成すると共に受信された画
   素のラスタに対し、第２のビット流の二次ラスタ周期の
   ピッチを選択的に増大するサブサンプリング回路と； ｃ、このサブサンプリング回路からライン毎に信号を供
   給され、第２のビット流を一時的に蓄え、一列の画素の
   情報を並列に出力端子に提供するバッファと； ｄ、バッファから信号を供給され、多数の順次に受信さ
   れた列の画素を対応する参照画素と比較し、マスキング
   回路が各画素毎の比較が関連しているか否かを示す相関
   回路と； ｅ、サブサンプリング回路、バッファ、相関回路を制御
   するクロック手段と；相互に同期し、受信手段を自己に
   対して等時的に制御する選択／処理回路とを具える映像
   処理装置において、 前記サブサンプリング回路が二次ラスタ周 期を１と最大ピッチ増大ファクタとの間に種々の値に調
   整するようにさせられ、選択／処理回路が相関回路の出
   力端子に接続され、比較結果の夫々のカテゴリーを認識
   出力端子に提示し、この認識出力端子がこの種類の別の
   映像処理装置を接続し、比較結果をユーザ装置に供給す
   るのに適するように構成したことを特徴とする映像処理
   装置。 ２、一つの二次ラスタ点の情報が一次ラスタ点から導か
   れ、アキュムレータレジスタとインクリメントレジスタ
   とを設け、一次ラスタ行又はラスタ列の選択がインクリ
   メントレジスタによりインクリメントできるアキュムレ
   ータレジスタの桁上げ出力信号により活性化されるよう
   に構成したことを特徴とする特許請求の範囲第１項記載
   の映像処理装置。 ３、バッファと相関回路とを少なくとも二重に動作し、
   受信された映像を対応する数の参照映像と同時に比較し
   、選択／処理回路が論理関数発生器で相関回路の複数個
   の出力信号を組合わせる一位置を具えることを特徴とす
   る特許請求の範囲第１項又は第２項記載の映像処理装置
   。 ４、第１のバッファの出力端子を第２のバッファ入力端
   子に選択的に接続し、単一の認識／処理ステップで拡大
   されたフォーマットの映像を処理するように構成したこ
   とを特徴とする特許請求の範囲第３項記載の映像処理装
   置。 ５、この種類の別の映像処理装置の出力端子を接続する
   ための入力端子を設けたことを特徴とする特許請求の範
   囲第１項ないし第４項のいずれか一項に記載の映像処理
   装置。 ６、受信手段とサブサンプリング回路との間にグロース
   回路を接続し、ラスタ部がｎ×ｍ個の二重画素を具え、
   そのうち少なくとも予め定められた個数ｊ個が第１の二
   進値を有する場合に、関連する二進値を全ての画素に与
   えることを特徴とする特許請求の範囲第１項ないし第５
   項のいずれか一項に記載の映像処理装置。 ７、サブサンプリング回路とバッファとの間にグロース
   回路を接続し、ラスタ部がｎ×ｍ個の二重画素を具え、
   そのうち少なくとも予め定められた個数ｊ個が第１の二
   進値を有する場合に、関連する二進値を全ての画素に与
   えることを特徴とする特許請求の範囲第１項ないし第５
   項のいずれか一項に記載の映像処理装置。 ８、特許請求の範囲第１項ないし第５項に記載の映像処
   理装置を少なくとも２個直列に接続した映像処理システ
   ム。