JPS6117634Y2

JPS6117634Y2 -

Info

Publication number: JPS6117634Y2
Application number: JP1985025801U
Authority: JP
Priority date: 1985-02-25
Filing date: 1985-02-25
Publication date: 1986-05-29
Also published as: JPS60163837U

Description

【考案の詳細な説明】この考案は、同期式アツプダウンカウンタ回路
に関するものである。

従来のアツプダウンカウンタ回路の一例を第１
図に示す。

同図において、１〜４は分周回路、１１，１２
はカウント入力端子、２１〜２４は前記分周回路
１〜４の各入力端子、３１〜３４及び４１〜４４
は前記分周回路の各出力端子であり、４１〜４４
の各出力は３１〜３４の各出力との反転出力であ
る。また、５１はカウント入力１１と分周回路１
の出力３１を入力とするアンド回路であり、５４
はカウント入力１２と分周回路１の出力４１を入
力とするアンド回路、５２はカウント入力１１と
分周回路１，２の各出力３１，３２を入力とする
アンド回路、５５はカウント入力１２と分周回路
１，２の各出力４１，４２を入力とするアンド回
路、５３はカウント入力１１と分周回路１，２，
３の各出力３１，３２，３３を入力とするアンド
回路、５６はカウント入力１２と分周回路１，
２，３の各出力４１，４２，４３を入力とするア
ンド回路である。６１はカウント入力１１，１２
を入力とするオア回路、６２，６３及び６４はそ
れぞれアンド回路５１，５４；５２，５５；及び
５３，５６の各出力を入力とするオア回路で、６
１，６４の各出力端子は分周回路１〜４の各入力
端子２１〜２４に接続されている。

次にこの回路の動作について説明する。まずア
ツプカウントの場合を考える。このときカウント
入力１２は“Ｌ”レベルに保たれる。

この場合のタイミング図は第２図に示す。カウ
ント入力１１がオア回路６１を介して、初段の分
周回路１の入力端子２１に入力される。分周回路
１の入力２１が“Ｈ”レベルから“Ｌ”レベルに
変化するとき、分周回路１の出力３１は、その状
態が“Ｈ”から“Ｌ”（あるいは“Ｌ”から
“Ｈ”）へ変化する。次にこの出力３１はアンド回
路５１、オア回路６２を介して、分周回路２の入
力端子２２に入力される。入力２２の波形は、第
２図に示すようになる。分周回路２は、この入力
２２を分周して、出力３２にはカウント入力１１
を４分周した出力が得られる。この出力３２はア
ンド回路５２、オア回路６３を介して、分周回路
３の入力端子２３に入力される。入力２３の波形
は、第２図に示すようになる。分周回路３は、こ
の入力２３を分周して、出力３３にはカウント入
力１１を８分周した出力が得られる。

この出力３３はアンド回路５３、オア回路６４
を介して、分周回路４の入力端子２４に入力され
る。

入力２４の波形は第２図に示すようになる。分
周回路４は、この入力２４を分周して、出力３４
にはカウント入力１１を16分周した出力が得られ
る。

上記の４段の分周回路の各出力３１〜３４の
“Ｈ”レベルに対して2⁰，2¹，2²，2³を対応させ
“Ｌ”レベルに対しては０を対応させてその和を
カウント数とすれば、そのカウント数はアツプ
（増大）する。

次にダウンカウントの場合を考える。このとき
カウント入力１１は、“Ｌ”レベルに保たれる。
この場合のタイミング図は、第３図に示す。この
ときの回路の動作は、カウント入力１２が、
“Ｌ”レベルの場合の、各分周回路の出力３１〜
３４を出力４１〜４４に置きかえれば、カウント
入力１２が、“Ｌ”レベルの場合と同様に考える
ことができる。ただ、カウント入力１１が“Ｌ”
の場合には、上記のカウント数はダウン（減少）
する。

この回路では、同期をとるために前段全部の分
周回路の出力３１〜３３及び４１〜４３をアンド
回路５１〜５６、オア回路６２〜６４を介して自
段の分周回路の入力端子２２〜２４に入力しなけ
ればならない。このため、後段の回路ではアンド
回路５４〜５６の入力数が増大し、かつ前段の分
周回路の負荷が大きくなるという欠点を有してい
る。この欠点は、分周段数が増加するにつれて増
大し、集積回路の一部とする場合も欠点となる。

この考案は上記のような従来のものの欠点を除
去するためになされたもので、前段全部の分周回
路の出力３１〜３３及び４１〜４３をアンド回路
５１〜５６に入力するかわりに、前段のアンド回
路５１〜５６の出力をそれぞれの次段のアンド回
路に入力することにより、後段の回路でのアンド
回路の入力をカウント入力１１｛あるいは１
２｝、前段のアンド回路の出力及び自段の分周回
路の出力３１〜３３｛あるいは４１〜４３｝の３
つに抑えることができる同期式アツプダウンカウ
ンタ回路を提供することを目的としている。

以下、この考案の一回路例を第４図に示す。第
４図において、第１図と同一符号の個所は同一ま
たは相当部分を示す。７１はアンド回路５２，５
５オア回路６３及び分周回路３を含んだ、点線内
の回路全体を意味している。

従来の回路（第１図）では、前段以降全部の分
周回路の出力をアンド回路の入力としているがそ
のかわりに、前段のアンド回路の出力を自段のア
ンド回路の入力の１つとして回路構成を簡単化し
ている。

次に、この回路の動作について説明する。

まず、カウント入力１２が“Ｌ”レベルの場合
を考える。この場合のタイミング図は第２図に示
す。分周回路２の入力端子２２にオア回路６２の
出力が入力されるまでは、従来の回路（第１図）
と同様である。次に分周回路２はこの入力２２を
分周して、出力３２にはカウント入力１１を４分
周した出力が得られる。この出力３２はアンド回
路５２、オア回路６３を介して、分周回路３の入
力端子２３に入力される。この時、従来の回路で
はアンド回路５２の入力は、カウント入力１１、
分周回路２の出力３２及び前段の分周回路１の出
力３１であるが、この考案の回路では前段の分周
回路１の出力３１に代りに、アンド回路５１の出
力をアンド回路５２の入力としている。このアン
ド回路５２の出力をオア回路６３を介して、分周
回路３の入力端子２３に入力している。分周回路
３はこの入力２３を分周して、出力３３には、カ
ウンタ入力１１を８分周した出力が得られる。

この出力３３は、アンド回路５３、オア回路６
４を介して分周回路４の入力端子２４に入力され
る。

このとき従来の回路では、アンド回路５３の入
力は、カウント入力１１、分周回路１の出力３
１、分周回路２の出力３２及び分周回路３の出力
３３であるが、この考案の回路では、前段の分周
回路１の出力３１及び分周回路２の出力３２のか
わりにアンド回路５２の出力をアンド回路５３の
入力としている。このアンド回路５３の出力をオ
ア回路６４を介して、分周回路４の入力端子２４
に入力している。分周回路４は、この入力を分周
して出力端子３４にはカウント入力１１を16分周
した波形が得られる。この回路でも、カウント入
力１２が“Ｌ”レベルのときは、前記のカウント
数がアツプする。

次にカウント入力１１が“Ｌ”レベルの場合を
考える。このタイミング図は第３図に示す。

このときの回路の動作は、カウント入力１２が
“Ｌ”レベルの場合の、各分周回路の出力３１〜
３４を４１〜４４に置きかえれば、カウント入力
１２が“Ｌ”レベルの場合と同様に考えることが
できる。ただ、カウント入力１１が“Ｌ”レベル
の場合は、前記のカウント数はダウンする。

この考案の回路例（第４図）では、４段のアツ
プダウンカウント回路を示したが、その段数が増
加すればするほど、その利点は増大する。また、
この回路の動作例として、カウント入力１１，１
２は周期一定でデユーテイ50％の方形波とした
が、それらには関係なくアツプダウンカウンタと
しての動作をする。

以上のように、この考案によれば回路を簡単化
できる。そのうえ、第４図で破線７１の部分をセ
ル化することにより、集積回路の一部として内蔵
する場合、パターン設計が容易になるという効果
がある。

【図面の簡単な説明】

第１図は従来の同期式アツプダウンカウンタの
一例を示す回路図、第２図，第３図は第１図及び
第４図に示す回路のタイミング図、第４図はこの
考案による同期式アツプダウンカウンタ回路の一
実施例を示す回路図である。図中、１〜４は分周回路、１１，１２はカウン
ト入力端子、２１〜２４は分周回路の入力、３
１，４１、３２，４２、３３，４３は分周回路の
出力、５１，５４、５２，５５、５３，５６はア
ンドゲート回路、６１〜６４はオア回路である。
なお、図中、同一符号は同一、または相当部分を
示す。

Claims

【実用新案登録請求の範囲】

複数の分周回路同士をアンドゲート回路を介し
て多段接続し、上記分周回路の上記アンドゲート
回路に、前段分周回路の出力と、前段分周回路に
接続された上記アンドゲート回路の出力と、基準
パルスとを入力させるように構成して成る同期式
アツプダウンカウンタ回路。