JPS6118151A - 半導体装置用配線 - Google Patents
半導体装置用配線Info
- Publication number
- JPS6118151A JPS6118151A JP59137138A JP13713884A JPS6118151A JP S6118151 A JPS6118151 A JP S6118151A JP 59137138 A JP59137138 A JP 59137138A JP 13713884 A JP13713884 A JP 13713884A JP S6118151 A JPS6118151 A JP S6118151A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- height
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置用微細配線に関する。
超ＬＳＩ（高集積回路）の発展とともに、半導体素子、
配線等の微細化及び多層化への要求が増加している。と
ころが、素子、配線等の寸法を今のままで１〜１．５μ
ｍ以下に微細化するには多くの問題があり〔マイクロデ
バイセス日経エレクトロニクス別冊（１９８３，ｐｌｏ
ｌ））、小さくできたとしても、素子として動作しない
とか、配線の断線の不良が起きやすいなどという問題を
発生することが予想される。
配線等の微細化及び多層化への要求が増加している。と
ころが、素子、配線等の寸法を今のままで１〜１．５μ
ｍ以下に微細化するには多くの問題があり〔マイクロデ
バイセス日経エレクトロニクス別冊（１９８３，ｐｌｏ
ｌ））、小さくできたとしても、素子として動作しない
とか、配線の断線の不良が起きやすいなどという問題を
発生することが予想される。
本発明の目的は、上述゛の微細配線の実現とそれに伴う
各種問題点の解決にある。具体的には、１）＠１μｍ以
下の配線を自己整合的に形成する。
各種問題点の解決にある。具体的には、１）＠１μｍ以
下の配線を自己整合的に形成する。
２）上の形成する絶縁膜の被覆性をよくする。
３）その上に形成する配線の下地の段差をゆるやかにす
る。
る。
４）上の絶縁膜の、応力等の悪影響を少なくする。
を実現することである。
（発明の概要〕
目的を達成するためには、次の現象利用する。
即ち、段差がある下地上に金属膜を被覆性よく形成して
から５反応性イオンエツチングにより全面除去しようと
すると、段差部に沿って、除去しきれない、三角形の断
面形状を有する、線状の金属層が残ってしまう。この金
属層の幅は段差の高さやエツチング条件によって変わる
が、幅１μｍ以下のものを容易に形成できる。以下実施
例で更に詳細に説明する。
から５反応性イオンエツチングにより全面除去しようと
すると、段差部に沿って、除去しきれない、三角形の断
面形状を有する、線状の金属層が残ってしまう。この金
属層の幅は段差の高さやエツチング条件によって変わる
が、幅１μｍ以下のものを容易に形成できる。以下実施
例で更に詳細に説明する。
実施例１
まず第１図（ａ）に示すように０．３μｍの高さの段差
を有するＳｉウェーハ１を用意して酸化膜２を形成する
。その上に厚さ０．３μｍのＷ（タングステン）３を化
学蒸着法により堆積した（第１図（ｂ）参照）。その後
、反応性イオンエツチングにより、平坦部のＷ／Ｓｉ層
を除去すると、第１図（ｃ）に示すように、高さ０．３
μｍ。
を有するＳｉウェーハ１を用意して酸化膜２を形成する
。その上に厚さ０．３μｍのＷ（タングステン）３を化
学蒸着法により堆積した（第１図（ｂ）参照）。その後
、反応性イオンエツチングにより、平坦部のＷ／Ｓｉ層
を除去すると、第１図（ｃ）に示すように、高さ０．３
μｍ。
幅０．２ μｍの三角形の断面形状を有する配線４を形
成することができた。これまでの説明から分かるように
、この配線形状は、ホトレジスト工程を必要とせず、段
差があれば、ホトレジストなしで配線が形成できる。
成することができた。これまでの説明から分かるように
、この配線形状は、ホトレジスト工程を必要とせず、段
差があれば、ホトレジストなしで配線が形成できる。
実施例２
前例では、ＷとＳｉＯ□との密着性が悪い場合があるが
、そのときには、厚さ０．１μｍ程度のＳ ｉ＋ Ａ
ＱあるいはＴｉを化学蒸着法により堆積して、更に、そ
の上に０．３μｍ厚のＷを化学蒸着法により堆積させ、
反応性イオンエツチングによりほぼ同じ断面寸法の配線
を形成した。
、そのときには、厚さ０．１μｍ程度のＳ ｉ＋ Ａ
ＱあるいはＴｉを化学蒸着法により堆積して、更に、そ
の上に０．３μｍ厚のＷを化学蒸着法により堆積させ、
反応性イオンエツチングによりほぼ同じ断面寸法の配線
を形成した。
実施例３
段差部に配線を形成してから、その上に厚さ０．５μｍ
のＰＳＧ （りんガラス）５を絶縁保護膜として被覆す
ると、第１図（ｄ）に示すような良好な被覆が得られた
が、従来の矩形断面の配線では第１図（ｅ′）に示すよ
うにＰＳＧ５’の薄い箇所７ができてしまい、配線の信
頼性を低下させる心配がある。また、一般に、従来の配
線の場合の方が絶縁保護膜と接する面積の割合が大きい
ので、外部からの悪影響を受は易い。ＰＳＧでは、外部
からの侵入する水と接触する可能性がふえるし、プラズ
マＳｉ３Ｎ４やスパッタＳｉｎ、では、応力の影響を受
けて、配線がはがれたり、断線したりする場合がある。
のＰＳＧ （りんガラス）５を絶縁保護膜として被覆す
ると、第１図（ｄ）に示すような良好な被覆が得られた
が、従来の矩形断面の配線では第１図（ｅ′）に示すよ
うにＰＳＧ５’の薄い箇所７ができてしまい、配線の信
頼性を低下させる心配がある。また、一般に、従来の配
線の場合の方が絶縁保護膜と接する面積の割合が大きい
ので、外部からの悪影響を受は易い。ＰＳＧでは、外部
からの侵入する水と接触する可能性がふえるし、プラズ
マＳｉ３Ｎ４やスパッタＳｉｎ、では、応力の影響を受
けて、配線がはがれたり、断線したりする場合がある。
本発明の配線ではこれらの悪い影響を軽減することが可
能である。
能である。
実施例４
第１図（ｅ）に示すように絶縁膜５の上に、スパッタ法
によりＡｇ３を堆積させると、本発明の配線の上では良
好な被覆が得られ、ＡＱ配線を形成しても断線はなかっ
た。一方、従来の配線上３′では、（ｅ′）に示すよう
に、ＡＱ６’の被覆が悪＜、Ａρ配線の断線が多発した
。
によりＡｇ３を堆積させると、本発明の配線の上では良
好な被覆が得られ、ＡＱ配線を形成しても断線はなかっ
た。一方、従来の配線上３′では、（ｅ′）に示すよう
に、ＡＱ６’の被覆が悪＜、Ａρ配線の断線が多発した
。
以上の実施例から分かるように、本発明を実施すれば、
前述の目的１）〜４）を達成することができる。ここで
は、配線の形成に化学蒸着を用いた例を示したが、スパ
ッタ法等の他の方法も使える。ただし、金属膜の段差で
の被覆性が悪い場合には、厚い金属膜を用いる必要があ
る。また、ここではＷの例を示したが、Ａμ、Ｍｏ等そ
の他の金属にも適用できる。
前述の目的１）〜４）を達成することができる。ここで
は、配線の形成に化学蒸着を用いた例を示したが、スパ
ッタ法等の他の方法も使える。ただし、金属膜の段差で
の被覆性が悪い場合には、厚い金属膜を用いる必要があ
る。また、ここではＷの例を示したが、Ａμ、Ｍｏ等そ
の他の金属にも適用できる。
第１図（ａ）〜（８）は本発明の配線形成過程を断面図
で示し、（ｄ’ ）、（ｅ’ ）は従来の配線上のＰＳ
ＧとＡｊｌｌの被覆を示したものである６１・・・Ｓｉ
、２・・・Ｓ ｉ Ｏ２膜、３・・・Ｗ、４・・・段差
部篤）図 （ｂ） （（、） ＜ｔｔ） Ｃｄ’）（ｅ）
（ｅ’
）事件の表示 昭和５９ 年特許願第１３７１３８ 号発明の名称 半導体装置用配線 補正をする者 事件との関係 特 許 出 願 人 名 称 （５１０）株式会社 日 立 製作
所状 理 人 居 所 〒１００東京都千代田区丸の内−丁目５
番１号株式会社日立製作所内 電話東京２１２−１１１
１ （大代表）補正ノ対象 明細書の発明の詳細な説
明の欄、図面、１ヶ、１１ユ、 の簡単な説明の欄Ｓよ
び図面。 補正の内容 １、本願明細書第４頁第４行「第１図（ｄ）」を第１図
（ｆ）Ｊ Ｉｃ訂正する。 ２、同上書第４頁第１９行ｒ（ｅｔ、＋を「第１図（ｇ
）」九訂正する。 ３、同上書第５頁第１１行〜第１３行「第１図（ａＪ−
（ｅ）は−ｍ−被覆を示したものである。」を「第１図
（ａ）〜（ｅｌは本発明の配線の形成過程を示す工程図
、第１図（ｆ）および（ｇＪはそれぞれ従来の配線上に
おけるＬ’８ＧおよびＡＩの被覆の状態を示す図である
。」に訂正する。 ４、添付図面を別紙のように訂正する。
で示し、（ｄ’ ）、（ｅ’ ）は従来の配線上のＰＳ
ＧとＡｊｌｌの被覆を示したものである６１・・・Ｓｉ
、２・・・Ｓ ｉ Ｏ２膜、３・・・Ｗ、４・・・段差
部篤）図 （ｂ） （（、） ＜ｔｔ） Ｃｄ’）（ｅ）
（ｅ’
）事件の表示 昭和５９ 年特許願第１３７１３８ 号発明の名称 半導体装置用配線 補正をする者 事件との関係 特 許 出 願 人 名 称 （５１０）株式会社 日 立 製作
所状 理 人 居 所 〒１００東京都千代田区丸の内−丁目５
番１号株式会社日立製作所内 電話東京２１２−１１１
１ （大代表）補正ノ対象 明細書の発明の詳細な説
明の欄、図面、１ヶ、１１ユ、 の簡単な説明の欄Ｓよ
び図面。 補正の内容 １、本願明細書第４頁第４行「第１図（ｄ）」を第１図
（ｆ）Ｊ Ｉｃ訂正する。 ２、同上書第４頁第１９行ｒ（ｅｔ、＋を「第１図（ｇ
）」九訂正する。 ３、同上書第５頁第１１行〜第１３行「第１図（ａＪ−
（ｅ）は−ｍ−被覆を示したものである。」を「第１図
（ａ）〜（ｅｌは本発明の配線の形成過程を示す工程図
、第１図（ｆ）および（ｇＪはそれぞれ従来の配線上に
おけるＬ’８ＧおよびＡＩの被覆の状態を示す図である
。」に訂正する。 ４、添付図面を別紙のように訂正する。
Claims (1)
- 半導体装置の下地段差部に沿つて自己整合的に形成され
た半導体装置用配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137138A JPS6118151A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置用配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137138A JPS6118151A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置用配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118151A true JPS6118151A (ja) | 1986-01-27 |
Family
ID=15191705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137138A Pending JPS6118151A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置用配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6193976A (ja) * | 1985-10-25 | 1986-05-12 | Seiko Epson Corp | 電子時計 |
-
1984
- 1984-07-04 JP JP59137138A patent/JPS6118151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6193976A (ja) * | 1985-10-25 | 1986-05-12 | Seiko Epson Corp | 電子時計 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH07101730B2 (ja) | 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 | |
| US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
| JPH0547760A (ja) | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US5055908A (en) | Semiconductor circuit having metallization with TiW | |
| JPS63224240A (ja) | 半導体集積回路装置 | |
| JPS6118151A (ja) | 半導体装置用配線 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH0851153A (ja) | 多層配線を有する半導体装置 | |
| JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH0574950A (ja) | 半導体装置の製造方法 | |
| JPH01243548A (ja) | 半導体装置およびその製造方法 | |
| JPH03245532A (ja) | 半導体装置の製造方法 | |
| JPH0573339B2 (ja) | ||
| JPS6149440A (ja) | 多層配線形成方法 |