JPS61187665A - 電荷検出回路 - Google Patents
電荷検出回路Info
- Publication number
- JPS61187665A JPS61187665A JP2915685A JP2915685A JPS61187665A JP S61187665 A JPS61187665 A JP S61187665A JP 2915685 A JP2915685 A JP 2915685A JP 2915685 A JP2915685 A JP 2915685A JP S61187665 A JPS61187665 A JP S61187665A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- reset
- amplifier
- voltage
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は電荷検出回路に関し、特に相関２重サンプリン
グ回路の改良に関する。
グ回路の改良に関する。
背景技術
ＣＯＤの電荷検出の為に、一般に浮遊拡散増幅器（ＦＤ
Ａ）が多用されている。しかしＦＤＡはリヤ１トノイズ
を持つ。上記のリセットノイズを低減する為に、相関２
重サンプリング技術が周知である。
Ａ）が多用されている。しかしＦＤＡはリヤ１トノイズ
を持つ。上記のリセットノイズを低減する為に、相関２
重サンプリング技術が周知である。
相関２重サンプリング法の動作はまず最初にリセットス
イッチを導通して浮遊容量をリセットし、それから上記
のリセットスイッチを遮断した後でクランプスイッチを
導通する事によって接続コンデンサの第２端をクランプ
し、それから上記の浮遊容量に信号電圧を入力し、それ
からサンプルホールド回路で出力信号電圧をサンプルホ
ールドする。
イッチを導通して浮遊容量をリセットし、それから上記
のリセットスイッチを遮断した後でクランプスイッチを
導通する事によって接続コンデンサの第２端をクランプ
し、それから上記の浮遊容量に信号電圧を入力し、それ
からサンプルホールド回路で出力信号電圧をサンプルホ
ールドする。
本出願人によって出願された特出５８−１９１１９７は
本発明の先行出願である。
本発明の先行出願である。
発明の開示
上記の相関２重サンプリング法Ｃ以下においてＣＤＳと
略称される。）はＦＤＡのリセットノイズと初段ＭＯＳ
増幅器のｌ／ｒノイズを低減できるので、ＣＯＤの有力
な電荷検出回路である。しかし、上記のＣＤＳの欠点は
その回路構成とその動・ 作が複雑である事であり、こ
れらの問題がその普及を遅らせていた原因である。本発
明はＣＤＳの上記の欠点を改善する事である。本発明の
具°体的な目的はリセットノイズを発生せず、そして簡
単な構造と簡単な動作を持つ電荷検出回路を開発する事
である。本発明の基本的な特徴は浮遊容量とリセットス
イッチと増幅器と接続コンデンサとクランプスイッチか
ら成る周知のＣＯＤ電荷検出回路構造において、リセッ
トスイッチが遮断すると同時にまたはその前にクランプ
スイッチを導通する事を特徴とする。このようにすれば
、リセットスイッチが遮断された直後に浮遊容量に発生
するリセットノイズ電圧は直ちにクランプスイッチによ
ってクランプされる。本発明の重要な利点は従来のＣＤ
Ｓにおいて必要であったサンプルホールド回路が省略で
きる事である。本発明の第２の利点は上記のサンプルホ
ールド回路の省略と、そしてリセットスイッチとクラン
プスイッチの動作の重なりによって、実質的な信号出力
期間を延長できる事である。この効果は特に２次元固体
撮像素子のような高速動作素子において有益である。本
発明の１実施例において、上記の浮遊容量は１次元また
は２次元ＭＣ）Ｓ固体撮像素子の出ノＪ信号線である。
略称される。）はＦＤＡのリセットノイズと初段ＭＯＳ
増幅器のｌ／ｒノイズを低減できるので、ＣＯＤの有力
な電荷検出回路である。しかし、上記のＣＤＳの欠点は
その回路構成とその動・ 作が複雑である事であり、こ
れらの問題がその普及を遅らせていた原因である。本発
明はＣＤＳの上記の欠点を改善する事である。本発明の
具°体的な目的はリセットノイズを発生せず、そして簡
単な構造と簡単な動作を持つ電荷検出回路を開発する事
である。本発明の基本的な特徴は浮遊容量とリセットス
イッチと増幅器と接続コンデンサとクランプスイッチか
ら成る周知のＣＯＤ電荷検出回路構造において、リセッ
トスイッチが遮断すると同時にまたはその前にクランプ
スイッチを導通する事を特徴とする。このようにすれば
、リセットスイッチが遮断された直後に浮遊容量に発生
するリセットノイズ電圧は直ちにクランプスイッチによ
ってクランプされる。本発明の重要な利点は従来のＣＤ
Ｓにおいて必要であったサンプルホールド回路が省略で
きる事である。本発明の第２の利点は上記のサンプルホ
ールド回路の省略と、そしてリセットスイッチとクラン
プスイッチの動作の重なりによって、実質的な信号出力
期間を延長できる事である。この効果は特に２次元固体
撮像素子のような高速動作素子において有益である。本
発明の１実施例において、上記の浮遊容量は１次元また
は２次元ＭＣ）Ｓ固体撮像素子の出ノＪ信号線である。
後で説明されるように、この実施例によれば１次元また
は２次元ＭＯ９固体撮像素子のＳＺＮ比を改善できる。
は２次元ＭＯ９固体撮像素子のＳＺＮ比を改善できる。
本発明の他の特徴と効果が以下の実施例によって説明さ
れる。
れる。
発明を実施するための最良の形態
図１はＵＳＰ第３７８１５７４号に開示される相関２重
サンプリング回路の筒型化されたブロック回路図である
。ＣＧＤ Ｉの出力接点は拡散接合ダイオード４の第１
端２に接続され、上記の第１端２はリセットスイッチ３
の第１端とセンスアンプ５の入力端にら接続される。増
幅器５の出力端は接続コンデンサ６の第１端に接続され
、接続コンデンサの第２端はクランプスイッチ７の第１
端と増幅器８の入力端に接続される。増幅器８の出力端
はサンプリングスイッチ９を介してコンデンサ１０の第
１端と増幅器１！の入力端に接続される。
サンプリング回路の筒型化されたブロック回路図である
。ＣＧＤ Ｉの出力接点は拡散接合ダイオード４の第１
端２に接続され、上記の第１端２はリセットスイッチ３
の第１端とセンスアンプ５の入力端にら接続される。増
幅器５の出力端は接続コンデンサ６の第１端に接続され
、接続コンデンサの第２端はクランプスイッチ７の第１
端と増幅器８の入力端に接続される。増幅器８の出力端
はサンプリングスイッチ９を介してコンデンサ１０の第
１端と増幅器１！の入力端に接続される。
サンプリングスイッチ９とコンデンサ１０はサンプルホ
ールド回路を構成する。図２は図１の相関２重サンプリ
ング回路のクロック電圧図である。
ールド回路を構成する。図２は図１の相関２重サンプリ
ング回路のクロック電圧図である。
リセットスイッチが動作する第１期間１゛１、クランプ
スイッチが動作する第２期間Ｔ２、ＣＯＤの転送ゲート
から浮遊容量（接点）２に信号電荷が転送される第３期
間Ｔ３、サンプリングスイッチ９が動作する第４期間が
順番に配置される。図１に説明される従来の相関２重サ
ンプリング回路において注目すべき事はリセットスイッ
チ３が遮断された後で、クランプスイッチ７を導通させ
る事である。その結県、リセットスイッチ３が遮断して
からクランプスイッチが導通するまでの期間、接続コン
デンサ６の第２端６Ｂは接点２からリセットノイズ電圧
を受は取る。ただし、接続コンデンサ６の第２端６Ｂに
現れる上記のリセットノイズ電圧はサンプリングスイッ
チ９が遮断されているので、出力接点１２には伝送され
ない。図１の相関２重サンプリング回路の構成と動作の
簡単化または高速化は固体撮像素子分野において要求さ
れていた。そして、増幅器１１の入力端にサンプルホー
ルドされる入力電圧はサンプリングスイッチ９が遮断さ
れる直前の信号電圧であり、当然サンプリングスイッチ
９の遮断によってコンデンサｌＯに現れる熱電圧（サン
プリングノイズと略称される。）Ｖｔ＝（ＫＴ／Ｃ）［
０，５］を含む。（［］は指数項を指定する。）上記の
サンプリングノイズを上記のリセットノイズの１０％に
する為に、コンデンサ１０の容量は接合ダイオード４の
！００倍の容量の持つ必要がある。たとえば接合ダイオ
ード４の容量を０．０２７ＰＦとすればコンデンサ１０
は２．７ＰＦを持つ必要がある。増幅器５と８の電圧増
幅率を実質的に１以しにする事によって、コンデンサ容
量を低減できる。しかし、増幅器５は一般にＣＯＤチッ
プに内蔵されるので、ＭＯＳソースホロワアンプが使用
され、その増幅率は１である。そしてＣＤＳの非常に重
要な用途であるＣＣＤ固体撮像素子において、接点２の
信号電圧は大体ＩＶ以トであり、増幅器８に大きな増幅
率を与える事はできない。図３は従来の相関２重サンプ
リング回路の上記の問題を解決する回路を表ずｌ実施例
等価回路図であり、図４はそのクロック電圧図である。
スイッチが動作する第２期間Ｔ２、ＣＯＤの転送ゲート
から浮遊容量（接点）２に信号電荷が転送される第３期
間Ｔ３、サンプリングスイッチ９が動作する第４期間が
順番に配置される。図１に説明される従来の相関２重サ
ンプリング回路において注目すべき事はリセットスイッ
チ３が遮断された後で、クランプスイッチ７を導通させ
る事である。その結県、リセットスイッチ３が遮断して
からクランプスイッチが導通するまでの期間、接続コン
デンサ６の第２端６Ｂは接点２からリセットノイズ電圧
を受は取る。ただし、接続コンデンサ６の第２端６Ｂに
現れる上記のリセットノイズ電圧はサンプリングスイッ
チ９が遮断されているので、出力接点１２には伝送され
ない。図１の相関２重サンプリング回路の構成と動作の
簡単化または高速化は固体撮像素子分野において要求さ
れていた。そして、増幅器１１の入力端にサンプルホー
ルドされる入力電圧はサンプリングスイッチ９が遮断さ
れる直前の信号電圧であり、当然サンプリングスイッチ
９の遮断によってコンデンサｌＯに現れる熱電圧（サン
プリングノイズと略称される。）Ｖｔ＝（ＫＴ／Ｃ）［
０，５］を含む。（［］は指数項を指定する。）上記の
サンプリングノイズを上記のリセットノイズの１０％に
する為に、コンデンサ１０の容量は接合ダイオード４の
！００倍の容量の持つ必要がある。たとえば接合ダイオ
ード４の容量を０．０２７ＰＦとすればコンデンサ１０
は２．７ＰＦを持つ必要がある。増幅器５と８の電圧増
幅率を実質的に１以しにする事によって、コンデンサ容
量を低減できる。しかし、増幅器５は一般にＣＯＤチッ
プに内蔵されるので、ＭＯＳソースホロワアンプが使用
され、その増幅率は１である。そしてＣＤＳの非常に重
要な用途であるＣＣＤ固体撮像素子において、接点２の
信号電圧は大体ＩＶ以トであり、増幅器８に大きな増幅
率を与える事はできない。図３は従来の相関２重サンプ
リング回路の上記の問題を解決する回路を表ずｌ実施例
等価回路図であり、図４はそのクロック電圧図である。
図３は図Ｉの相関２重サンプリング回路において、サン
プリングスイッチ９とコンデンサ１０と増幅器ＩＩを省
略した構造を持つ。そして増幅器５は２段ソースホロワ
ＭＯＳ増幅器であり、クランプスイッチ７はＭＯＳスイ
ッチであり、増幅器８は１段ソースホロワＭＯＳ増幅器
である。これらはＣＧＤＩと同じチップに内蔵される。
プリングスイッチ９とコンデンサ１０と増幅器ＩＩを省
略した構造を持つ。そして増幅器５は２段ソースホロワ
ＭＯＳ増幅器であり、クランプスイッチ７はＭＯＳスイ
ッチであり、増幅器８は１段ソースホロワＭＯＳ増幅器
である。これらはＣＧＤＩと同じチップに内蔵される。
ドライバ用素子５Ａと負荷素子５Ｂは初段ソースホロワ
増幅器を構成し、ドライバ素子５Ｃと負荷素子５Ｄは次
段ソースホロワ増幅器を構成する。同様にドライバ素子
８Ａと負荷素子８Ｂは出力用ソースホロワ増幅器を構成
する。
増幅器を構成し、ドライバ素子５Ｃと負荷素子５Ｄは次
段ソースホロワ増幅器を構成する。同様にドライバ素子
８Ａと負荷素子８Ｂは出力用ソースホロワ増幅器を構成
する。
この相関２重サンプリング回路の動作が以下に説明され
る。時刻Ｌ１にリセットスイッチ３とクランプスイッチ
７が導通される。その結果接点２の信号電荷はリセット
され、接続コンデンサ６の第２端６Ｂはクランプされる
。そして時刻【２にリセットスイッチ３が遮断される。
る。時刻Ｌ１にリセットスイッチ３とクランプスイッチ
７が導通される。その結果接点２の信号電荷はリセット
され、接続コンデンサ６の第２端６Ｂはクランプされる
。そして時刻【２にリセットスイッチ３が遮断される。
その結果接点２にリセットノイズ電圧が発生するが、ク
ランプスイッチ７が導通しているので、接続コンデンサ
６の第２端に現れる上記のリセットノイズ電圧は急速に
クランプされ、出力信号電圧Ｖｏはほとんどそれを含ま
ない。時刻ｔ３にクランプスイッチ７が遮断され、ＣＣ
Ｄのクロック電圧■１が変化してＣＧＤＩから接点２に
信号電荷が転送される。
ランプスイッチ７が導通しているので、接続コンデンサ
６の第２端に現れる上記のリセットノイズ電圧は急速に
クランプされ、出力信号電圧Ｖｏはほとんどそれを含ま
ない。時刻ｔ３にクランプスイッチ７が遮断され、ＣＣ
Ｄのクロック電圧■１が変化してＣＧＤＩから接点２に
信号電荷が転送される。
ＣＣＤＩの転送電極の内、クロック電圧を印加される最
終の転送電極に印加されるクロック電圧Ｖ１は時刻ｔ！
に元の状態に復帰する。この実施例の重要な特徴は時刻
ｔ２のクロック電圧ＶＲＧの変化がクランプスイッチ７
の導通によって、出力接点８Ｃに殆ど影響をがえない事
である。ただし、リセットスイッチ３とクランプスイッ
チ７はＮチャンネルＭＯＳ）ランジスタであり、Ｃ０Ｄ
ＩはＮチャンネルＣＯＤである。勿論クランプスイッチ
７が完全に導通した後でリセットスイッチ３が導通ずる
事も可能であり、またはリセットスイッチ３が遮断する
萌にクランプスイッチ７が導通する“バも可能である。
終の転送電極に印加されるクロック電圧Ｖ１は時刻ｔ！
に元の状態に復帰する。この実施例の重要な特徴は時刻
ｔ２のクロック電圧ＶＲＧの変化がクランプスイッチ７
の導通によって、出力接点８Ｃに殆ど影響をがえない事
である。ただし、リセットスイッチ３とクランプスイッ
チ７はＮチャンネルＭＯＳ）ランジスタであり、Ｃ０Ｄ
ＩはＮチャンネルＣＯＤである。勿論クランプスイッチ
７が完全に導通した後でリセットスイッチ３が導通ずる
事も可能であり、またはリセットスイッチ３が遮断する
萌にクランプスイッチ７が導通する“バも可能である。
時刻Ｌ３において、クランプスイッチの遮断と、ＣＣＤ
Ｉから接点２への信号電荷転送が同時に開始される。し
かし上記の信号電荷転送はクランプスイッチの遮断より
時間的に遅れるので、信号電圧のクランプは殆どない。
Ｉから接点２への信号電荷転送が同時に開始される。し
かし上記の信号電荷転送はクランプスイッチの遮断より
時間的に遅れるので、信号電圧のクランプは殆どない。
らちろんクランプスイッチの遮断を先行させる事も可能
である。図３において増幅器５は２段ソースホロワ増幅
器であり、電圧増幅率は約１である。しかし、接点２の
容量を小さく、接続コンデンサ容量を大きくする事によ
って、ＳＮ比は十分改善できる。即ち、クランプスイッ
チ７の遮断によって、接続コンデンサの第２端６Ｂに熱
電圧が残留する。
である。図３において増幅器５は２段ソースホロワ増幅
器であり、電圧増幅率は約１である。しかし、接点２の
容量を小さく、接続コンデンサ容量を大きくする事によ
って、ＳＮ比は十分改善できる。即ち、クランプスイッ
チ７の遮断によって、接続コンデンサの第２端６Ｂに熱
電圧が残留する。
いま、接続コンデンサ６を０．２２５ＰＦ、接点２の容
量を０．０２５ＰＦとすれば、クランプスイッチ７のリ
セットノイズ電圧はリセットスイッチ３のリセットノイ
ズ電圧の１／３になる。従って、クランプスイッチ７の
リセットノイズ電子数を接点２で評価（換算）すれば、
２１電子になる。
量を０．０２５ＰＦとすれば、クランプスイッチ７のリ
セットノイズ電圧はリセットスイッチ３のリセットノイ
ズ電圧の１／３になる。従って、クランプスイッチ７の
リセットノイズ電子数を接点２で評価（換算）すれば、
２１電子になる。
１／ｒノイズを減らすために、各ソースホロワ増幅器の
ＭＯＳ）ランジスタをバルクヂャンネル形式とする事が
好ましい。図５は接続コンデンサ６の１実施例断面図で
ある。５ｘｌＯ［１５］原子／ＣＣのＰ形基板表面に２
ＸＩＯ［１６１原子／ＣＣのＮ影領域１４とＩＯ［２０
１原子／ＣＣのＮ十領域Ｉ５が作られろ。■）形基、板
１３表面に絶縁膜！３Ａを介してゲート電極１Ｇが作ら
れる。そして」二足のゲート電極１６は接続コンデンサ
の第２端６Ｂとして使用される。このようにすれば信号
電圧状態によって接続コンデンサの容量が変化しない利
点が有る。そして大きなＭ ＯＳ ：ｇ量を利用できる
ので、接続コンデンサの面積を小さくできる。
ＭＯＳ）ランジスタをバルクヂャンネル形式とする事が
好ましい。図５は接続コンデンサ６の１実施例断面図で
ある。５ｘｌＯ［１５］原子／ＣＣのＰ形基板表面に２
ＸＩＯ［１６１原子／ＣＣのＮ影領域１４とＩＯ［２０
１原子／ＣＣのＮ十領域Ｉ５が作られろ。■）形基、板
１３表面に絶縁膜！３Ａを介してゲート電極１Ｇが作ら
れる。そして」二足のゲート電極１６は接続コンデンサ
の第２端６Ｂとして使用される。このようにすれば信号
電圧状態によって接続コンデンサの容量が変化しない利
点が有る。そして大きなＭ ＯＳ ：ｇ量を利用できる
ので、接続コンデンサの面積を小さくできる。
ゲート電極１６−ヒに絶縁膜を介して第２ゲート電極を
配置し、Ｌ記の第２ゲート電極を第１端６Δに接続する
事も可能である。図６は本出願人によって出願されてい
るＭＯＳ転送センサの１実施例等価回路図であり、その
詳細は特出５８−１９１１９７に開示されている。簡単
に説明すれば、ＭＯＳ転送センサの垂直信号線１８はス
トップコンデンサ１９．第！転送ゲート２０．バイアス
コンデンサ２１．第２転送ゲート２２．水平走査コンデ
ンサ２３、電位障壁用転送ゲート２４から成る水平、転
送回路を介して水平信号線２５に接続される。水平−信
号線２５はリセットスイッチ３によってリセットされる
。そして、増幅器５、接続コンデンサ６、クランプスイ
ッチ７、増幅器８は図３と同じである。ただし増幅器５
は増幅率が２以上であるソース接地形増幅器である。水
平走査回路１７は水平走査コンデンサのゲート電極を走
査し、信号電荷は２３のチャンネルから２４の電位障壁
を越えて水平信号線２５に転送される。ただし図６では
垂直信号線は１個だけ記載しである。図６と図３を比較
すると、図３の接点２が図６の水平信号線２５と等価で
ある事が理解される。従って図３１図４に開示される本
発明の相関２重サンプリング回路が図６のＭＯＳ転送セ
ンサに利用できる事が分かる。その結果図３のＣＯＤよ
り、信号電圧に比較して相対的に大きな割合を持つ水平
信号線のリセットノイズ電圧を除去できる。詳しい説明
は上記の特許願を参照されたい。ＶＤＤは例えば１０Ｖ
ＳＶＳＳ＋、ｔＯＶ、ＶＲは＋６Ｖである。
配置し、Ｌ記の第２ゲート電極を第１端６Δに接続する
事も可能である。図６は本出願人によって出願されてい
るＭＯＳ転送センサの１実施例等価回路図であり、その
詳細は特出５８−１９１１９７に開示されている。簡単
に説明すれば、ＭＯＳ転送センサの垂直信号線１８はス
トップコンデンサ１９．第！転送ゲート２０．バイアス
コンデンサ２１．第２転送ゲート２２．水平走査コンデ
ンサ２３、電位障壁用転送ゲート２４から成る水平、転
送回路を介して水平信号線２５に接続される。水平−信
号線２５はリセットスイッチ３によってリセットされる
。そして、増幅器５、接続コンデンサ６、クランプスイ
ッチ７、増幅器８は図３と同じである。ただし増幅器５
は増幅率が２以上であるソース接地形増幅器である。水
平走査回路１７は水平走査コンデンサのゲート電極を走
査し、信号電荷は２３のチャンネルから２４の電位障壁
を越えて水平信号線２５に転送される。ただし図６では
垂直信号線は１個だけ記載しである。図６と図３を比較
すると、図３の接点２が図６の水平信号線２５と等価で
ある事が理解される。従って図３１図４に開示される本
発明の相関２重サンプリング回路が図６のＭＯＳ転送セ
ンサに利用できる事が分かる。その結果図３のＣＯＤよ
り、信号電圧に比較して相対的に大きな割合を持つ水平
信号線のリセットノイズ電圧を除去できる。詳しい説明
は上記の特許願を参照されたい。ＶＤＤは例えば１０Ｖ
ＳＶＳＳ＋、ｔＯＶ、ＶＲは＋６Ｖである。
図１は従来の相関２重サンプリング回路を表す等価回路
図であり、図２はそのクロック電圧図である。図３は本
発明の相関２重サンプリング回路を表すｌ実施例等価回
路図である。図４は図３のクロック電圧図である。図５
は図３の接続コンデンサの１実施例断面図である。図６
は本発明の１実施例を表す等価回路図である。 霞４ 八／３ ｐ 手続補正書［自発］ １、事件の表示 憫Ｊ出寿Ｖ晧ｄ和ダ０７年２ｑｌｊ６
９２ 、 発明ノ名称帽、萄・橢渇４ヨ升３、補正をす
る者 事件との関係 特許出願人 住所 名古屋市名東区上社２−３７ＣＩ本郷３０５４
、補正命令の事由 Ｌし ５、補正により増加する発明の数 乍し７、補正の内
容 別紙の通り 明細１１）の最終ページの第９行と第１Ｏ行の間に（即
ち、〔３、発明の詳細な説明］の最終行の後に−１、以
下の説明を追加致します。 本発明の利点が以下に整理される。 第１のトリ点は従来のＣＤＳ回路に比較して、サンプル
ホールド回路を省略できるために、回路が簡単になり、
チップコストと消費電力を低減できる二１４である。高
速で動作するサンプルホールド回路は高速アナ〔７グス
イツ千と高人力抵抗アンプとコンデンサを必要とし、そ
の設計は従来筒型ではなか−）だ、。 本発明の第２の不１１点はサンプルホールド回路の動作
期間（サンプルホールド期間）を省略できる事と、そし
てクランプ回路はりセットスイッチ７か遮断して直ちに
遮断できるので、安定期間（固体撮像素子の出力界へ１
（２５または２）が信号型ＣＩを持たない浮遊電位状態
である期間）を短縮できる事である。その結果、リセッ
ト期間、安定期間、信号出力期間をそれぞれ延長でき、
クロック回路の設計が簡単になり、各回路の動作が安定
する。 その第３の利点はサンプルホールド回路が遮断する時に
発生するサンプリングノイズ（高周波折り返しノイズ）
を除去できる事である。 以下に図面に記載された実施例の追加説明が記載される
。 図３のリセットノイズ除去回路を内蔵するＣＯＤ固体撮
像素子（またはハイブリッド固体撮像素子）において、
出力用ソースホロワアンプ８はｌ／「ノイズを除去する
必要があり、バルクチャンネル領域を信号電荷が走行す
るＭＯ９Ｉ−ランジスタまたはＪ −ＦＩ’、 ’Ｉ’
（またｉ、ｔｓＩＴ）を使用する事が好ましい。また
、図３または図６において、ソースホロワアンプ５また
は８、そして電圧増幅アンプ５をＰチャンネル形Ｆ Ｅ
Ｔで構成すれば、電源電圧を低減できる。図３におい
て、接続コンデンサ６とクランブスイッヂ７を外部に設
置する事は当然可能である。図６において、電圧増幅ア
ンプ５を固体撮像素子に内蔵する場合、増幅率を一定に
するために、５は外部の後段アンプから帰還された信号
電圧を抵抗を介してそのソース電極端子に注入される事
が好ましい。図６において、リセットスイッチ３と電圧
増幅アンプ５を外部に設置する場合、５の初段アンプは
当然高入力抵抗アンプ（たとえば、Ｉ Ｆ Ｅ Ｔアン
プ）である事が好ましい。
図であり、図２はそのクロック電圧図である。図３は本
発明の相関２重サンプリング回路を表すｌ実施例等価回
路図である。図４は図３のクロック電圧図である。図５
は図３の接続コンデンサの１実施例断面図である。図６
は本発明の１実施例を表す等価回路図である。 霞４ 八／３ ｐ 手続補正書［自発］ １、事件の表示 憫Ｊ出寿Ｖ晧ｄ和ダ０７年２ｑｌｊ６
９２ 、 発明ノ名称帽、萄・橢渇４ヨ升３、補正をす
る者 事件との関係 特許出願人 住所 名古屋市名東区上社２−３７ＣＩ本郷３０５４
、補正命令の事由 Ｌし ５、補正により増加する発明の数 乍し７、補正の内
容 別紙の通り 明細１１）の最終ページの第９行と第１Ｏ行の間に（即
ち、〔３、発明の詳細な説明］の最終行の後に−１、以
下の説明を追加致します。 本発明の利点が以下に整理される。 第１のトリ点は従来のＣＤＳ回路に比較して、サンプル
ホールド回路を省略できるために、回路が簡単になり、
チップコストと消費電力を低減できる二１４である。高
速で動作するサンプルホールド回路は高速アナ〔７グス
イツ千と高人力抵抗アンプとコンデンサを必要とし、そ
の設計は従来筒型ではなか−）だ、。 本発明の第２の不１１点はサンプルホールド回路の動作
期間（サンプルホールド期間）を省略できる事と、そし
てクランプ回路はりセットスイッチ７か遮断して直ちに
遮断できるので、安定期間（固体撮像素子の出力界へ１
（２５または２）が信号型ＣＩを持たない浮遊電位状態
である期間）を短縮できる事である。その結果、リセッ
ト期間、安定期間、信号出力期間をそれぞれ延長でき、
クロック回路の設計が簡単になり、各回路の動作が安定
する。 その第３の利点はサンプルホールド回路が遮断する時に
発生するサンプリングノイズ（高周波折り返しノイズ）
を除去できる事である。 以下に図面に記載された実施例の追加説明が記載される
。 図３のリセットノイズ除去回路を内蔵するＣＯＤ固体撮
像素子（またはハイブリッド固体撮像素子）において、
出力用ソースホロワアンプ８はｌ／「ノイズを除去する
必要があり、バルクチャンネル領域を信号電荷が走行す
るＭＯ９Ｉ−ランジスタまたはＪ −ＦＩ’、 ’Ｉ’
（またｉ、ｔｓＩＴ）を使用する事が好ましい。また
、図３または図６において、ソースホロワアンプ５また
は８、そして電圧増幅アンプ５をＰチャンネル形Ｆ Ｅ
Ｔで構成すれば、電源電圧を低減できる。図３におい
て、接続コンデンサ６とクランブスイッヂ７を外部に設
置する事は当然可能である。図６において、電圧増幅ア
ンプ５を固体撮像素子に内蔵する場合、増幅率を一定に
するために、５は外部の後段アンプから帰還された信号
電圧を抵抗を介してそのソース電極端子に注入される事
が好ましい。図６において、リセットスイッチ３と電圧
増幅アンプ５を外部に設置する場合、５の初段アンプは
当然高入力抵抗アンプ（たとえば、Ｉ Ｆ Ｅ Ｔアン
プ）である事が好ましい。
Claims (4)
- （１）、浮遊容量とリセットスイッチと増幅器と結合コ
ンデンサとクランプスイッチを備え、上記の信号電荷が
注入される、上記の浮遊容量は上記の増幅器の入力端に
接続され、そして増幅器の出力端は上記の結合コンデン
サの第１端に接続され、そして上記の結合コンデンサの
第２端は上記のクランプスイッチの第１端に接続され、
そして上記の浮遊容量は上記のリセットスイッチの第１
端に接続される電荷検出回路において、 上記のリセットスイッチが遮断すると同時にまたはその
前に、上記のクランプスイッチが導通する事を特徴とす
る電荷検出回路。 - （２）、上記のクランプスイッチは上記のリセットスイ
ッチと同時にまたはそれより前に導通する事を特徴とす
る第１項記載の電荷検出回路。 - （３）、上記の結合コンデンサはＭＯＳコンデンサであ
り、そして絶縁膜上に配置されるゲート電極が第２端で
あり、上記のゲート電極の下の半導体表面領域がその第
１端である事を特徴とする第１項記載の電荷検出回路。 - （４）、上記の浮遊容量は１次元または２次元ＭＯＳ固
体撮像素子の出力信号線である事を特徴とする第１項記
載の電荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915685A JPS61187665A (ja) | 1985-02-15 | 1985-02-15 | 電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915685A JPS61187665A (ja) | 1985-02-15 | 1985-02-15 | 電荷検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61187665A true JPS61187665A (ja) | 1986-08-21 |
Family
ID=12268400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2915685A Pending JPS61187665A (ja) | 1985-02-15 | 1985-02-15 | 電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019141704A (ja) * | 2014-01-27 | 2019-08-29 | リズム ダイアグノスティック システムズ，インク． | 生理パラメータをモニタリングするデバイス |
-
1985
- 1985-02-15 JP JP2915685A patent/JPS61187665A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019141704A (ja) * | 2014-01-27 | 2019-08-29 | リズム ダイアグノスティック システムズ，インク． | 生理パラメータをモニタリングするデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146716B2 (ja) | 光電変換回路 | |
| US4528684A (en) | Charge-coupled device output circuit | |
| EP0495500B1 (en) | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification | |
| KR970001307B1 (ko) | 전압증폭회로 | |
| US4354257A (en) | Sense amplifier for CCD memory | |
| US4109284A (en) | Self-scanning photo-sensitive circuits | |
| US4945418A (en) | Solid state image pickup apparatus with charge storage device | |
| JPS63177666A (ja) | 撮像装置 | |
| JP2666522B2 (ja) | 電荷転送装置 | |
| US4048519A (en) | Regenerator circuit for CCD elements | |
| US5220587A (en) | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip | |
| JPS61187665A (ja) | 電荷検出回路 | |
| US4075514A (en) | Sensing circuit for semiconductor charge transfer devices | |
| JP2534717B2 (ja) | クランプ回路 | |
| AU7118987A (en) | Semiconductor device | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JPS628400A (ja) | コンデンサメモリ回路 | |
| JPS6122490B2 (ja) | ||
| JPH05275671A (ja) | フォトトランジスタおよびそれを用いたイメージセンサ | |
| JPS58148456A (ja) | 信号検出回路 | |
| JPH04357872A (ja) | 光電変換装置 | |
| JPH043600B2 (ja) | ||
| JPS6152560B2 (ja) | ||
| JPH04196139A (ja) | 電荷転送装置 | |
| JPS62230053A (ja) | 電荷転送装置 |