JPS61190384A - 画像メモリ制御装置 - Google Patents
画像メモリ制御装置Info
- Publication number
- JPS61190384A JPS61190384A JP60030571A JP3057185A JPS61190384A JP S61190384 A JPS61190384 A JP S61190384A JP 60030571 A JP60030571 A JP 60030571A JP 3057185 A JP3057185 A JP 3057185A JP S61190384 A JPS61190384 A JP S61190384A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- image
- vertical address
- address
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、インタレース走査方式を採用するテレビジ
ョンの画像メモリｉ＋６＋１ｍするために好適な画像メ
モリ制御装置に関する。
ョンの画像メモリｉ＋６＋１ｍするために好適な画像メ
モリ制御装置に関する。
現行のテレビジ、ンにひいては、インタレース走査と□
称される走３１：線の走査方式が採用されている。この
インタレース走査は、第４図に示すように、第１駒目の
画像の走査をＡＩ 、 Ｂｔ ＃ Ｃｓの走査線で行っ
た後、第２駒目の画像の走査ｔ’ ｋｚｅＢｘａｃ＊の
走査層で行い、以下、上記の走査を繰り返すようにする
ものでるる。このようなインタレース走査を行うために
、画像メモリとしては、第１駒目（奇数フィールド）の
画信号と、第２駒目（偶数フィールド）の画信号とから
なるｌフレームの画信号を格納可能な画像メモ′リ （
フレームメモリ）が用いらｎる。
称される走３１：線の走査方式が採用されている。この
インタレース走査は、第４図に示すように、第１駒目の
画像の走査をＡＩ 、 Ｂｔ ＃ Ｃｓの走査線で行っ
た後、第２駒目の画像の走査ｔ’ ｋｚｅＢｘａｃ＊の
走査層で行い、以下、上記の走査を繰り返すようにする
ものでるる。このようなインタレース走査を行うために
、画像メモリとしては、第１駒目（奇数フィールド）の
画信号と、第２駒目（偶数フィールド）の画信号とから
なるｌフレームの画信号を格納可能な画像メモ′リ （
フレームメモリ）が用いらｎる。
従来、画像メモリから画信号を読出してＣＲＴへ与える
ためには、画像メモリの水平アドレス（例えば、０〜ｍ
）に対応して水平アドレスを与える水平アドレスカウン
タと、画像メモリの垂直アドレス（例えば、０〜ｎ）に
対応して垂直アドレスを与える垂直アドレスカウンタと
を用いていた。
ためには、画像メモリの水平アドレス（例えば、０〜ｍ
）に対応して水平アドレスを与える水平アドレスカウン
タと、画像メモリの垂直アドレス（例えば、０〜ｎ）に
対応して垂直アドレスを与える垂直アドレスカウンタと
を用いていた。
このような従来の画像メモリ制御装置によるとインタレ
ース走査によって解像度が向上し、静止画の場合には良
好な画を得ることができる。しかじながら、かなり早い
動きのめる両全再生すると、奇数フィールドの画信号に
よる画と偶数フィールドの一匿号による画とでは連続性
が失われて、フレーム周期のフリッカが発生し、著しく
画質品が低下するという欠点が６りた。
ース走査によって解像度が向上し、静止画の場合には良
好な画を得ることができる。しかじながら、かなり早い
動きのめる両全再生すると、奇数フィールドの画信号に
よる画と偶数フィールドの一匿号による画とでは連続性
が失われて、フレーム周期のフリッカが発生し、著しく
画質品が低下するという欠点が６りた。
本発明はこのような従来の画像メモリー」押装置の欠点
に鑑みなされたもので、その目的は、動きが早い画の再
生を行う場合に、フリ、力が生ぜず見易い再生画を得る
ことの可能な画像メモリ制御装置を提供することである
。
に鑑みなされたもので、その目的は、動きが早い画の再
生を行う場合に、フリ、力が生ぜず見易い再生画を得る
ことの可能な画像メモリ制御装置を提供することである
。
そこで１本発明では画像メモリへ垂直アドレスを与える
垂直アドレスカウンタの一巡周期を変更可能に構成する
ことによって、１フレーム中の奇数または偶数フィール
ドの画信号を連続的に読取するようにして上記目的を達
成したものである。
垂直アドレスカウンタの一巡周期を変更可能に構成する
ことによって、１フレーム中の奇数または偶数フィール
ドの画信号を連続的に読取するようにして上記目的を達
成したものである。
第１図において、１は画像メモリを示す。この画像メモ
リ１は、２フィールドからなる１フレームの画信号を格
納可能である。この画像メモリ１には、入力端子２から
画信号が与えられ、また、画像メモリ１内の一信号は出
力端子３から取出される。
リ１は、２フィールドからなる１フレームの画信号を格
納可能である。この画像メモリ１には、入力端子２から
画信号が与えられ、また、画像メモリ１内の一信号は出
力端子３から取出される。
画像メモリ１の画信号の書込時または読出時には、水平
アドレスカウンタ４、垂直アドレスカウンタ５から、夫
々水平アドレス、垂直アドレスが画像メモリ１へ与えら
れる。水平アドレスカウンタ４は、その最大カウント値
が画像の標本化周期にエリ決定されるもので、ＮＴＳＣ
方式で標本化周期が１４．３１８１８ＭＨｚのとき、最
大カウント値は９１０となる。また、垂直アドレスカウ
ンタ５は、通常のフレーム周期（奇数フィールド及び偶
数フィールド金使用した再生）において最大カウント値
が５２５でるる。この垂直アドレスカウンタ５は、−巡
周期を変更する変更手段を含むもので、フィールド再生
スイ、チロが操作されて、フィールド再生要求の出力か
めると、最大カウント値を上記破犬カウント値５２５の
１／２である２６２とする。
アドレスカウンタ４、垂直アドレスカウンタ５から、夫
々水平アドレス、垂直アドレスが画像メモリ１へ与えら
れる。水平アドレスカウンタ４は、その最大カウント値
が画像の標本化周期にエリ決定されるもので、ＮＴＳＣ
方式で標本化周期が１４．３１８１８ＭＨｚのとき、最
大カウント値は９１０となる。また、垂直アドレスカウ
ンタ５は、通常のフレーム周期（奇数フィールド及び偶
数フィールド金使用した再生）において最大カウント値
が５２５でるる。この垂直アドレスカウンタ５は、−巡
周期を変更する変更手段を含むもので、フィールド再生
スイ、チロが操作されて、フィールド再生要求の出力か
めると、最大カウント値を上記破犬カウント値５２５の
１／２である２６２とする。
第２図に、垂直アドレスカウンタ５の詳細プロ、り図を
示す。同図におりて１２．〜１２３はカウンタを示し、
クロ、り入力端子１１から水平アドレスカウンタ４によ
り作成されるｌ水平周Ｍパルスを与えられることにより
、カラ／り１２．〜１２．が歩進する。カウンタ１２□
〜１２，１の出力端子は、左から１．＝２．８．・・・
、２５６，５１２の桁を出力する端子でろり、この出力
端子から画像メモリ１へ到るラインは示されていない。
示す。同図におりて１２．〜１２３はカウンタを示し、
クロ、り入力端子１１から水平アドレスカウンタ４によ
り作成されるｌ水平周Ｍパルスを与えられることにより
、カラ／り１２．〜１２．が歩進する。カウンタ１２□
〜１２，１の出力端子は、左から１．＝２．８．・・・
、２５６，５１２の桁を出力する端子でろり、この出力
端子から画像メモリ１へ到るラインは示されていない。
２，２５６の桁の出力はインバータ１３□、１３．を介
して、ｌ、８，５１２の桁の出力は直接的に夫々排他的
論理和回路（以下、ＥＸ−ＯＲと称す）１４□〜１４．
の一方の入力端子に与えられている。ＥＸ−ＯＲ１４１
〜１４．の他方の入力端子にはフィールド再生スイッチ
６による信号が与えられている。ｇｘ−ＯＲ１４１〜１
４．の出力、インバータ１３３〜１３６を介した夫々カ
ウンタ１２２の１６．３２，６４，１２８の桁の出力、
カウンタ１２１の４の桁の直接出力は、ナントゲート１
５ｆＩ：介して、カウンタ１２１〜１２ｓのリセット端
子Ｒへ与えられている。以上の工うな構成に訃いて、フ
ィルド再生スイッチ６がグランド側に倒されているとき
には、ナントゲート１５はカウンタ１２１〜１２３が５
２５ （２進で、１０００００１１０１）となることを
検出し、その出力′１（ｉ−Ｌレベルとする。また、フ
ィルドＨ主スイツチ６が十１！源（Ｈレベル）側に倒さ
れているときには、ナントゲート１５はカウンタ１２、
〜１２３が２６２ （２進で、０１０００００１１０）
を検出し、その出力ｅＬレベルとする。こｎによって、
カウンタ１２１〜１２ｇがリセットさｎる。
して、ｌ、８，５１２の桁の出力は直接的に夫々排他的
論理和回路（以下、ＥＸ−ＯＲと称す）１４□〜１４．
の一方の入力端子に与えられている。ＥＸ−ＯＲ１４１
〜１４．の他方の入力端子にはフィールド再生スイッチ
６による信号が与えられている。ｇｘ−ＯＲ１４１〜１
４．の出力、インバータ１３３〜１３６を介した夫々カ
ウンタ１２２の１６．３２，６４，１２８の桁の出力、
カウンタ１２１の４の桁の直接出力は、ナントゲート１
５ｆＩ：介して、カウンタ１２１〜１２ｓのリセット端
子Ｒへ与えられている。以上の工うな構成に訃いて、フ
ィルド再生スイッチ６がグランド側に倒されているとき
には、ナントゲート１５はカウンタ１２１〜１２３が５
２５ （２進で、１０００００１１０１）となることを
検出し、その出力′１（ｉ−Ｌレベルとする。また、フ
ィルドＨ主スイツチ６が十１！源（Ｈレベル）側に倒さ
れているときには、ナントゲート１５はカウンタ１２、
〜１２３が２６２ （２進で、０１０００００１１０）
を検出し、その出力ｅＬレベルとする。こｎによって、
カウンタ１２１〜１２ｇがリセットさｎる。
画面３０のラスタアドレスが、第３図のよつＣ上方から
１，２６３，２，２６４，３，２６５．・・・、２６１
，５２３，２６２，５２４，５２５のようになっている
ものとすれば（５２５本目の走査線は無効となる）、フ
ィールド再生スイッチ６の切換えによって、画の表示は
以下の如くなされる。
１，２６３，２，２６４，３，２６５．・・・、２６１
，５２３，２６２，５２４，５２５のようになっている
ものとすれば（５２５本目の走査線は無効となる）、フ
ィールド再生スイッチ６の切換えによって、画の表示は
以下の如くなされる。
フィールド再生スイ、チロが、グランド側に倒されてい
るときには、垂直アドレスカウンタ５により、ラスタア
ドレスに対応して、１．２．・・・、２６１゜２６２、
と第１駒目の画信号を読出すためのアドレス出力がなさ
れ、引ｙ！続いて２６３，２６４．・−％５２３゜５２
４．５２５ と第２駒目の画信号を読めずためのアドレ
ス出力がなさｎ、以下これが繰り返される。
るときには、垂直アドレスカウンタ５により、ラスタア
ドレスに対応して、１．２．・・・、２６１゜２６２、
と第１駒目の画信号を読出すためのアドレス出力がなさ
れ、引ｙ！続いて２６３，２６４．・−％５２３゜５２
４．５２５ と第２駒目の画信号を読めずためのアドレ
ス出力がなさｎ、以下これが繰り返される。
これによりインタノース走査がなされる。
フィールド再生スイッチ６が、十゛駐源側に倒さｎてい
るときには、垂直アドレスカウンタ５により、ラスタア
ドレスに対応して、１，２．・・・、２６０゜２６１．
２６２ と第１駒目の画信号を読出すためのアドレス
出力がなされると、ナントゲート１５にエリカウンタ１
２１〜１２ｓがリセットされる。このため、引き続く動
作に２いても、垂直アドレスカウンタ５にエリ、ラスタ
アドレスに対応して％１ｔ２、・・・、２６０，２６１
，２６２と第１駒目の画信号を読み出すためのアドレス
出力がなされ、以下、これが繰り返さｎる。これにエリ
、常に、ラスタアドレス１，２．・・・、２６０，２６
１，２６２に第１駒目の画信号による表示がなされる。
るときには、垂直アドレスカウンタ５により、ラスタア
ドレスに対応して、１，２．・・・、２６０゜２６１．
２６２ と第１駒目の画信号を読出すためのアドレス
出力がなされると、ナントゲート１５にエリカウンタ１
２１〜１２ｓがリセットされる。このため、引き続く動
作に２いても、垂直アドレスカウンタ５にエリ、ラスタ
アドレスに対応して％１ｔ２、・・・、２６０，２６１
，２６２と第１駒目の画信号を読み出すためのアドレス
出力がなされ、以下、これが繰り返さｎる。これにエリ
、常に、ラスタアドレス１，２．・・・、２６０，２６
１，２６２に第１駒目の画信号による表示がなされる。
従って、静止画等のときにはフィールド再生スイ、テロ
をグランド側に倒しておけば、フリ、力のない解像度の
高い画を得ることができる。また、早い動きの画等のと
ぎには、フィールド再生スイッチ６１ｆｔ：十電源側に
倒すことにより、解１＃！度がやや低下するが、フリ、
力のない極めて自然な画を得ることができる。
をグランド側に倒しておけば、フリ、力のない解像度の
高い画を得ることができる。また、早い動きの画等のと
ぎには、フィールド再生スイッチ６１ｆｔ：十電源側に
倒すことにより、解１＃！度がやや低下するが、フリ、
力のない極めて自然な画を得ることができる。
尚、実施例では、垂直アドレスカウンタ５が２６２から
０へ戻るようにしたが、２６３から５２５までカウント
して２６３へ戻るように構成しても良い。
０へ戻るようにしたが、２６３から５２５までカウント
して２６３へ戻るように構成しても良い。
このようにすると、偶数フィールドによる画を得ること
ができる。また、垂直アドレスカウンタ５の一巡周期が
、インタレース走査時の１７２となったときに、垂直ア
ドレスカウンタ５のｔｔｌ力トラヌタアドレスと金一致
させるのでなく、垂直アドレスカウンタ５の出刃が１，
２．・・・、２６１，２６２゜ｌ、２．・・・、２６１
，２６２と変化するのに対応させて、ラスタアドレスが
１，２．・・・、２６１，２６２゜２６３．２６４．・
・・、５２３，５２４ となるように、ラスタアドレ
スの制御を行えば、インタレース走査方式による画を得
ることも可能である。
ができる。また、垂直アドレスカウンタ５の一巡周期が
、インタレース走査時の１７２となったときに、垂直ア
ドレスカウンタ５のｔｔｌ力トラヌタアドレスと金一致
させるのでなく、垂直アドレスカウンタ５の出刃が１，
２．・・・、２６１，２６２゜ｌ、２．・・・、２６１
，２６２と変化するのに対応させて、ラスタアドレスが
１，２．・・・、２６１，２６２゜２６３．２６４．・
・・、５２３，５２４ となるように、ラスタアドレ
スの制御を行えば、インタレース走査方式による画を得
ることも可能である。
以上説明し友ように本発明に工ｎば、動きが早い画の再
生を行う場曾に、垂直アドレスカウンタの一巡周期を変
更することができ、フリッカを生ぜず見易い再生画を得
ることができる。
生を行う場曾に、垂直アドレスカウンタの一巡周期を変
更することができ、フリッカを生ぜず見易い再生画を得
ることができる。
第１図は本発明の一実施例のブロック図、第２図は第１
図の要部の詳細プロ、り図、第３図は画面のラスタアド
レスを示す図、第４図はインタレース走査方式を示す図
でるる。 １・・・画像メモリ ４・・・水平アドレスカウンタ５
・・・垂直アドレスカウンタ ６・・・フィールド再生
スイッチ １２１Ｎ１２３・・・カウンタ １３１〜１
３６・・・インバータ １４１〜１４．・・・ＥＸ−Ｏ
Ｒ１５・・・ナントゲート 代理人 弁理士 本 １） 崇第１図 第３図 第４図
図の要部の詳細プロ、り図、第３図は画面のラスタアド
レスを示す図、第４図はインタレース走査方式を示す図
でるる。 １・・・画像メモリ ４・・・水平アドレスカウンタ５
・・・垂直アドレスカウンタ ６・・・フィールド再生
スイッチ １２１Ｎ１２３・・・カウンタ １３１〜１
３６・・・インバータ １４１〜１４．・・・ＥＸ−Ｏ
Ｒ１５・・・ナントゲート 代理人 弁理士 本 １） 崇第１図 第３図 第４図
Claims (3)
- （１）２フィールドからなる１フレームの画信号を格納
可能な画像メモリと、この画像メモリの水平アドレスを
与える水平アドレスカウンタと、前記画像メモリの垂直
アドレスを与える垂直アドレスカウンタと、この垂直ア
ドレスカウンタの一巡周期を変更する変更手段とを具備
することを特徴とする画像メモリ制御装置。 - （２）変更手段は、垂直アドレスカウンタの最大カウン
ト値を、画像メモリの最大垂直アドレスと、この最大垂
直アドレスの１／２のアドレスとに切り換えることを特
徴とする特許請求の範囲第（１）項記載の画像メモリ制
御装置。 - （３）変更手段は、垂直アドレスカウンタの最小カウン
ト値を、画像メモリの最小垂直アドレスと、前記画像メ
モリの最大垂直アドレスの１／２のアドレスとに切り換
えることを特徴とする特許請求の範囲第（１）項または
第（２）項記載の画像メモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030571A JPS61190384A (ja) | 1985-02-20 | 1985-02-20 | 画像メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030571A JPS61190384A (ja) | 1985-02-20 | 1985-02-20 | 画像メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190384A true JPS61190384A (ja) | 1986-08-25 |
Family
ID=12307526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030571A Pending JPS61190384A (ja) | 1985-02-20 | 1985-02-20 | 画像メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002239856A (ja) * | 2001-02-16 | 2002-08-28 | Amada Eng Center Co Ltd | 防振装置およびこの防振装置を用いたパンチ・レーザ複合加工機 |
-
1985
- 1985-02-20 JP JP60030571A patent/JPS61190384A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002239856A (ja) * | 2001-02-16 | 2002-08-28 | Amada Eng Center Co Ltd | 防振装置およびこの防振装置を用いたパンチ・レーザ複合加工機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU595872B2 (en) | Image display | |
| EP0227190A2 (en) | Adaptive line interpolation for progressive scan displays | |
| JPS58184993A (ja) | ビデオ信号発生システム | |
| KR100315964B1 (ko) | 디지털 카메라 | |
| JPS61190384A (ja) | 画像メモリ制御装置 | |
| JP2588431B2 (ja) | グラフィック・メモリ装置 | |
| JPH04500131A (ja) | ビデオフレーム記憶装置をカラー表示装置に接続するための装置 | |
| JP2805621B2 (ja) | 画像データ処理装置 | |
| JP3256627B2 (ja) | 動画復号化方法及びその装置 | |
| JP3115013B2 (ja) | 画像表示装置 | |
| JPS5945155B2 (ja) | 表示装置 | |
| JPH0241672Y2 (ja) | ||
| KR910001580Y1 (ko) | 자화면의 어드레스 발생회로 | |
| JP2903949B2 (ja) | ラスタ型画像表示システム用信号処理装置 | |
| JPH0351356B2 (ja) | ||
| JPS62127885A (ja) | 画像表示装置 | |
| JPH06105245A (ja) | テレビジョン受信機 | |
| JPH02109480A (ja) | テレビ受信機 | |
| JPS63245076A (ja) | テレビジヨン受像機 | |
| JPS643428B2 (ja) | ||
| JPS61233781A (ja) | 図形表示装置 | |
| JPS61234194A (ja) | カラ−テレビ信号処理方式 | |
| JPS5826594B2 (ja) | 色彩画像表示方式 | |
| JPS6053388A (ja) | 画像信号記録再生装置 | |
| JPS6066292A (ja) | 動画表示方式 |