JPH0241672Y2 - - Google Patents

Info

Publication number
JPH0241672Y2
JPH0241672Y2 JP1710684U JP1710684U JPH0241672Y2 JP H0241672 Y2 JPH0241672 Y2 JP H0241672Y2 JP 1710684 U JP1710684 U JP 1710684U JP 1710684 U JP1710684 U JP 1710684U JP H0241672 Y2 JPH0241672 Y2 JP H0241672Y2
Authority
JP
Japan
Prior art keywords
color
pattern
memory
data
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1710684U
Other languages
English (en)
Other versions
JPS60130495U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1710684U priority Critical patent/JPS60130495U/ja
Publication of JPS60130495U publication Critical patent/JPS60130495U/ja
Application granted granted Critical
Publication of JPH0241672Y2 publication Critical patent/JPH0241672Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 イ 産業上の利用分野 本考案はCRT、ライトペンを用いる映像表示
装置就中、特にパターンメモリ、パターン色メモ
リ、背景色メモリを有するものの画像制作の操作
性向上を図つた映像表示装置に関する。
ロ 従来技術 第1図に現存するCRTを用いた映像表示装置
の構成を示す。同図に於て、1は同期信号発生回
路、2はCRT、3はアドレスカウンタ、4は画
像メモリ、5はライトペン、6はラツチ回路、7
は着色制御回路、8はA/D変換回路、9は書き
込みデータ制御回路である。
斯る構成に於て、クロツクφcは同期信号発生
回路1に入力され、該同期信号発生回路1は水平
同期信号H、垂直同期信号Vをそれぞれ出力し、
該水平同期信号H、垂直同期信号VはCRT2を
駆動する。
クロツクφcはアドレスカウンタ3に入力され
画像メモリ4に対するアドレス信号を出力する。
該アドレス信号はライトペン5の指示したCRT
2画面の座標に対応するアドレスを検出するため
ラツチ回路6にも入力されている。
画像メモリ4から出力されたデータは、画像の
着色制御を行なう読み出し制御回路7を経て、
D/A変換器8に入力されアナログ信号となつて
CRT2の画面上に表示される。
ライトペン5は輝線検出信号l、及びライトペ
ン5がCRT2の画面を押した時にONになるライ
トペンスイツチ信号lsを出力し、これによりラツ
チ回路6にてアドレスカウンタ3の出力をラツチ
する。従つてラツチ回路6によつてラツチされた
アドレスカウンタ3の出力はライトペン5が指示
したCRT2の画面上の座標位置に対応すること
になり、書き込みデータ制御回路9に入力され、
そのアドレス位置(座標位置)に対応した画像メ
モリ4の画像データが書き換られたり、アドレス
位置に対応した各種コマンドが実行される。ここ
で、書き込みデータ制御回路9には、CPUにマ
イクロプロセツサを用いたマイクロコンピユータ
システムがよく適用される。このような構成の映
像表示装置としては例えば三洋電機技報、Vol,
13,No.1,Feb.1981,P11〜14に例示されてい
る。
一方、画像メモリ4は第2図に示す如く、パタ
ーンメモリ10、パターン色メモリ11、背景色
メモリ12及びラスタ色メモリ13で構成されて
いる。パターンメモリ10はいわばモノクロ写真
のポジテイブフイルムであり、揮度情報として
CRT2に表示される。このパターンメモリ10
内で画像データが論理“1”となつて実際に文字
や図形が書き込まれている部分の着色データがパ
ターン色メモリ11に記憶されている。また前記
パターンメモリ10の画像データが論理“0”つ
まり文字や図形が書き込まれていない部分の着色
データは背景色メモリ12に記憶されている。パ
ターンメモリ10の中で論理“0”であつてその
部分に対応するパターン色メモリ11の着色デー
タと背景色メモリ12の着色データとが一致した
場合、CRT2の画面にはラスタ色メモリ13の
データによる色が表示される。パターンメモリ1
0の画素数とパターン色メモリ11、背景色メモ
リ12の容量は一致するがラスタ色は当然ながら
1画面について1データ(1色)でよい。
画像メモリ4からのパターンデータ、パターン
色データ、背景色データ、ラスタ色データを上述
の論理に従つて制御するのが、読み出し制御回路
14で、この読み出し制御回路14の内部構成の
一例を第3図に示す。AND15、AND16、イ
ンバータ17、OR18で背景色、ラスタ色の第
1の選択回路19が形成される。一致回路20は
パターン色と背景色とのデータの一致/不一致を
確認する。パターン色と背景色が一致した場合
は、ラスタ色を選択回路19の出力とする。第2
の選択回路21はAND3,22、AND4,23、
インバータ2,24、OR2,25で形成されパ
ターン色出力か背景色出力かをパターンデータに
よつて選択決定する。
以上の構成による問題点は以下に述べるような
事である。例えば第4図に示すような二つの場合
を考える。すなわち、 (a) パターンメモリ10に“3”という文字が書
かれ、パターン色メモリ11は全面緑、背景色
メモリ12は全面白の色データが入つている。
(b) パターンメモリ10には(a)とは反転したパタ
ーンデータが入り、パターン色メモリ11は全
面白、背景色メモリ12は全面緑の色データが
入つている。
この二つの状態はCRT2画面上では全く同じ
であり、区別はつかない。したがつて、後から着
色を変更する時には使用者は表示されている色が
パターン色か背景色かわからず混乱してしまう。
判別には実際に色の変更作業を作なつてその結果
から判断するという方法しかなかつた。
ハ 考案の目的 本考案は、このような映像表示装置において、
CRT2画面にパターンデータのみ表示する機能
を追加してパターン色、背景色の判別を容易にす
る事を目的とする。
ニ 考案の構成 本考案は読み出し制御回路14のパターン色デ
ータ、背景色データ入力に色データ遮断スイツチ
をつけて、本来のパターン色データ、背景色をカ
ツトし、その替りパターン色データと背景色デー
タとに同じデータを与えるものである。
ホ 実施例 第5図に本考案による一実施例を示す。本考案
は読み出し制御回路に適用され、その他の構成は
第1図,第3図に示したものと同じであるので説
明は割愛する。本考案の特徴とするところはパタ
ーン色データ入力端子と背景色データ入力端子に
連動する色データ遮断スイツチSW1,SW2を
設けたところにあり、このスイツチSW1,SW
2の切換えに依り読み出し制御回路14に一定色
データが入力される。即ちこれ等のスイツチSW
1,SW2は通常はA側接点が閉成しており、前
記パターン色メモリ11及び背景色メモリ12の
内容が読み出し制御回路14に入力される。
CRT2画面に表示された文字、図形の色を変
更するような時、スイツチSW1,SW2をB接
点側に切替える。この時、パターン色データと背
景色データには一致した一定データが入力され
る。したがつて、CRT2画面上では、前記パタ
ーンメモリ10の内容が論理“1”の部分にはB
接点側に入力される一定データに対応した着色が
なされ、一方前記パターンメモリ10の内容が論
理“0”の部分にはラスタ色が着色表示される。
したがつてパターンメモリ10の論理“1”と論
理“0”の部分が確認でき、結果的にCRT2画
面上の色がパターン色か背景色かの判別が容易に
できる。
ヘ 考案の効果 本考案は以上の説明から明らかな如く、簡単な
スイツチを追加するだけで、従来困難であつた、
パターン色、背景色の判別が極めて容易になり、
実用上の効果は大である。
【図面の簡単な説明】
第1図は、従来の映像表示装置の構成を示すブ
ロツク図、第2図は画像メモリ部の構成を示す概
念図、第3図は読み出し制御部の内部構成ブロツ
ク図、第4図はパターン色と背景色の表示例を示
す説明図、第5図は本考案に用いられる読み出し
制御部の構成を示すブロツク図であつて、2は
CRT、4は画像メモリ、7は着色制御回路、9
は書き込みデータ制御回路、14は読み出し制御
回路、19,21は選択回路、SWは色データ遮
断スイツチ、を夫々示している。

Claims (1)

  1. 【実用新案登録請求の範囲】 パターン情報記憶手段と、パターン色記憶手段
    と、背景色記憶手段と、ラスタ色記憶手段と、こ
    れ等の各記憶手段の内容を読み出す読み出し制御
    手段と、該読み出し制御手段に依つて読み出され
    た内容を表示する表示手段と、から成り、 上記パターン色記憶手段並びに背景色記憶手段
    と上記読み出し制御手段との間に該各記憶手段の
    出力を遮断する色信号遮断手段を設けた事を特徴
    とする映像表示装置。
JP1710684U 1984-02-08 1984-02-08 映像表示装置 Granted JPS60130495U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1710684U JPS60130495U (ja) 1984-02-08 1984-02-08 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1710684U JPS60130495U (ja) 1984-02-08 1984-02-08 映像表示装置

Publications (2)

Publication Number Publication Date
JPS60130495U JPS60130495U (ja) 1985-08-31
JPH0241672Y2 true JPH0241672Y2 (ja) 1990-11-06

Family

ID=30809560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1710684U Granted JPS60130495U (ja) 1984-02-08 1984-02-08 映像表示装置

Country Status (1)

Country Link
JP (1) JPS60130495U (ja)

Also Published As

Publication number Publication date
JPS60130495U (ja) 1985-08-31

Similar Documents

Publication Publication Date Title
JPS6321212B2 (ja)
US6091459A (en) On-screen-display circuit
JPH0241672Y2 (ja)
JPS6329793A (ja) 図形処理装置
JPH0319000Y2 (ja)
JPS57209563A (en) Diagram editing system
JPH0248911Y2 (ja)
JPH02121571A (ja) 遠隔制御装置
JPH0313793Y2 (ja)
JPS6214189A (ja) 信号処理装置
JPH023517B2 (ja)
JP2903949B2 (ja) ラスタ型画像表示システム用信号処理装置
JPH0412053U (ja)
JPH028892A (ja) グラフィックディスプレイ
JPS61190384A (ja) 画像メモリ制御装置
JPH0128388B2 (ja)
JPS62193295U (ja)
JPS588189B2 (ja) 画像表示/記録方式
JPS5842879U (ja) 取引処理装置におけるカラ−表示装置
JPS5826594B2 (ja) 色彩画像表示方式
JPS6157762U (ja)
JPH01273095A (ja) 液晶パネル駆動回路
JPH0571105B2 (ja)
JPS60222893A (ja) Crtデイスプレイのトランスペアレント色制御方式
JPH0330074A (ja) 表示画面合成装置