JPS61192116A - ヒステリシス回路 - Google Patents
ヒステリシス回路Info
- Publication number
- JPS61192116A JPS61192116A JP60031969A JP3196985A JPS61192116A JP S61192116 A JPS61192116 A JP S61192116A JP 60031969 A JP60031969 A JP 60031969A JP 3196985 A JP3196985 A JP 3196985A JP S61192116 A JPS61192116 A JP S61192116A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- input
- differential amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- QHGVXILFMXYDRS-UHFFFAOYSA-N pyraclofos Chemical compound C1=C(OP(=O)(OCC)SCCC)C=NN1C1=CC=C(Cl)C=C1 QHGVXILFMXYDRS-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力装置等に用いられるヒステリシス回路に関
する。
する。
従来、この種のヒステリシス特性をもつ入力装置にはい
ろいろなものがあシその例を第３図に示す。入力端子２
１と７リツプ・フロップ回路１２のセット入力端との間
にインバータ回路１６を挿入し、入力端子２１とクリッ
プ＠７０ツブ回路１２のリセット入力端との間ＶＣ２つ
のインバータ回路ｔ’ｙ、ｔｓを接続し、出力端子２２
から出力を取り出していた。入出力特性は第２図に示す
ように１出力が高レベルに反転する電圧はインバータ回
路１６のスレッシロールド電位ＶｔＨで決ま）。
ろいろなものがあシその例を第３図に示す。入力端子２
１と７リツプ・フロップ回路１２のセット入力端との間
にインバータ回路１６を挿入し、入力端子２１とクリッ
プ＠７０ツブ回路１２のリセット入力端との間ＶＣ２つ
のインバータ回路ｔ’ｙ、ｔｓを接続し、出力端子２２
から出力を取り出していた。入出力特性は第２図に示す
ように１出力が高レベルに反転する電圧はインバータ回
路１６のスレッシロールド電位ＶｔＨで決ま）。
出力が低レベルに反転する電圧はインバータ回路１７の
スレッシロールド電位ｖＬＬで決まっていた。
スレッシロールド電位ｖＬＬで決まっていた。
しかしながら、これらスレッシロールド電圧ＶｔＨとＶ
ｔＬは次式で示される。
ｔＬは次式で示される。
ここでｖｔｒｔはＮチャンネルＭＯ８電解効果トランジ
スタ（以下、Ｎ−ＭＯＳＦＥＴと略す） 、 ＶＴＩＩ
はＰチャンネルＭＯ８電界効果トランジスタ（以下、Ｐ
−ＭＯＳＦＥＴと略す）、βｐｘｓはインバータ１６０
Ｐ−ＭＯＳＦＥＴのチャンネル導電係数、β８１６はイ
ンバータ１６のＮ−ＭＯＳＦＥＴのチャンネル導電係数
、βＰ１７・βＮ１７は同様にインバータ１７のＰ−・
Ｎ−ＭＯＳＦＥＴのチャンネル導電係ｔｉテロ；ｂ、コ
ｔＬうＶｙｓ、 Ｖｒｐ、 ／ｐｔｓ ” ／ＰＩＴ
。
スタ（以下、Ｎ−ＭＯＳＦＥＴと略す） 、 ＶＴＩＩ
はＰチャンネルＭＯ８電界効果トランジスタ（以下、Ｐ
−ＭＯＳＦＥＴと略す）、βｐｘｓはインバータ１６０
Ｐ−ＭＯＳＦＥＴのチャンネル導電係数、β８１６はイ
ンバータ１６のＮ−ＭＯＳＦＥＴのチャンネル導電係数
、βＰ１７・βＮ１７は同様にインバータ１７のＰ−・
Ｎ−ＭＯＳＦＥＴのチャンネル導電係ｔｉテロ；ｂ、コ
ｔＬうＶｙｓ、 Ｖｒｐ、 ／ｐｔｓ ” ／ＰＩＴ
。
βＮ１１ｌ・βＮｌ？は製造上それぞれ独立にバ２つき
、結果としてＶｔａ ｍ Ｖｔｔ、が製造上のバラツ
キによプ影響され、高精度なヒステリシス特性は得られ
ないという欠点がある。
、結果としてＶｔａ ｍ Ｖｔｔ、が製造上のバラツ
キによプ影響され、高精度なヒステリシス特性は得られ
ないという欠点がある。
本発明の目的は以上の様な欠点を解決し、簡単な回路で
高精度なヒステリシス特性をもつ回路を提供することに
りる。
高精度なヒステリシス特性をもつ回路を提供することに
りる。
本発明によれば、第１の判定電圧以上の入力電圧で出力
を生じる第１の差動比較器と、８ｇｔの判定電圧よシも
低い第２の判定電圧以下の入力電圧で出力を生じる第２
の差動比較器と、ｓｇｔＯ差動比較器の出力をセット入
力端に受は第２の差動比′較器の出力をリセット入力端
に受けるフリップ会フロップ回路とを有するヒステリシ
ス回路を得る。
を生じる第１の差動比較器と、８ｇｔの判定電圧よシも
低い第２の判定電圧以下の入力電圧で出力を生じる第２
の差動比較器と、ｓｇｔＯ差動比較器の出力をセット入
力端に受は第２の差動比′較器の出力をリセット入力端
に受けるフリップ会フロップ回路とを有するヒステリシ
ス回路を得る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例である。電位発生源ｌからの
第１の基準電位■ｌが差動、増幅器４の非反転入力端子
５に入力され、電位発生源２からの第２の基準電位■２
が差動増幅器８０反転入力端子１Ｏ１Ｃ入力される。こ
れら差動増幅器４，８のそれぞれの出力端子７．１１は
ｆＬｓフリップ７０ツブ回路Ｌ２のセット入力端子１３
およびリセット入力端子１４に入力される。また、差動
増幅器４の反転入力端子６と差動増幅器８の非反転入力
端子９には信号入力端子３を介して入力電位ＶｒＮが入
力される。かくの如き、ヒステリシス回路においては、
入力電位■！Ｎが最低電位から第１の基準電位ＶＩＫ到
達するまでは几Ｓ ７１Ｊツブフロップ回路１２の出力
は反転せず、入力電位ＶＩＮが第１の基準電位Ｖ１を越
えると几Ｓフリップフロップ回路１２の出力は反転する
。入力電位ＶｔＳが第１の基準電位Ｖｒｐ越えてＲ８７
１Ｊツブフロップ回路１２の出力が反転した後に再度反
転するには入力電位ＶＩＮはＮ２の基準電位■２よシ小
さくならなければならない。故に第２図に示す入出力特
性となる。
第１の基準電位■ｌが差動、増幅器４の非反転入力端子
５に入力され、電位発生源２からの第２の基準電位■２
が差動増幅器８０反転入力端子１Ｏ１Ｃ入力される。こ
れら差動増幅器４，８のそれぞれの出力端子７．１１は
ｆＬｓフリップ７０ツブ回路Ｌ２のセット入力端子１３
およびリセット入力端子１４に入力される。また、差動
増幅器４の反転入力端子６と差動増幅器８の非反転入力
端子９には信号入力端子３を介して入力電位ＶｒＮが入
力される。かくの如き、ヒステリシス回路においては、
入力電位■！Ｎが最低電位から第１の基準電位ＶＩＫ到
達するまでは几Ｓ ７１Ｊツブフロップ回路１２の出力
は反転せず、入力電位ＶＩＮが第１の基準電位Ｖ１を越
えると几Ｓフリップフロップ回路１２の出力は反転する
。入力電位ＶｔＳが第１の基準電位Ｖｒｐ越えてＲ８７
１Ｊツブフロップ回路１２の出力が反転した後に再度反
転するには入力電位ＶＩＮはＮ２の基準電位■２よシ小
さくならなければならない。故に第２図に示す入出力特
性となる。
この時、差動増幅器４の出力反転レベルは第１の基準電
位■ｌに対し入力オフセット電圧の誤差しかなく、この
入力オフセット電圧は差動増幅器の構成上、■τＦ（も
しくはｖτＮ）、βデ（もしくはβＮ）の相対バラツキ
で決定され、従来のヒステリシス回路のスレッショール
ド電圧”ｔＨ、ＶｔＬのバラツキに比べて無視できる程
小さく、また差動増幅器８も同様である。
位■ｌに対し入力オフセット電圧の誤差しかなく、この
入力オフセット電圧は差動増幅器の構成上、■τＦ（も
しくはｖτＮ）、βデ（もしくはβＮ）の相対バラツキ
で決定され、従来のヒステリシス回路のスレッショール
ド電圧”ｔＨ、ＶｔＬのバラツキに比べて無視できる程
小さく、また差動増幅器８も同様である。
第１および第２の基準電位Ｖｘ、Ｖｚを発生させるＫは
、−例として電源間を抵抗分割くより得る事ができるが
、この場合の誤差は分割抵抗の相対バラツキで決定され
る。
、−例として電源間を抵抗分割くより得る事ができるが
、この場合の誤差は分割抵抗の相対バラツキで決定され
る。
以上説明したように１本発明のヒステリシス回路のヒス
テリシス特性は差動増幅器の入力オ７セット電圧と第り
、第２の基準電位Ｖｌ、Ｖ２の精度で決定され、集積回
路上に入力オフセット電圧の小さな差動増幅器を作成す
る事や高い精度の電位を発生させることは容易であり、
従来のヒステリシス特性をもつ入力装置に較べて製造上
のバラツキを考慮する事なく高精度のヒステリシス特性
をもつ入力装置を作成する事ができる。更に本人力装置
では纂１．第２の基準電位Ｖｌ、Ｖ２を変える事によシ
同−回路でヒステリシス特性を変更する事がで、き、ア
ナログ信号をディジタル処理する場合のアナログ−ディ
ジタル変換装置等に非常に有用である。
テリシス特性は差動増幅器の入力オ７セット電圧と第り
、第２の基準電位Ｖｌ、Ｖ２の精度で決定され、集積回
路上に入力オフセット電圧の小さな差動増幅器を作成す
る事や高い精度の電位を発生させることは容易であり、
従来のヒステリシス特性をもつ入力装置に較べて製造上
のバラツキを考慮する事なく高精度のヒステリシス特性
をもつ入力装置を作成する事ができる。更に本人力装置
では纂１．第２の基準電位Ｖｌ、Ｖ２を変える事によシ
同−回路でヒステリシス特性を変更する事がで、き、ア
ナログ信号をディジタル処理する場合のアナログ−ディ
ジタル変換装置等に非常に有用である。
第１図は本発明によるヒステリシス回路の一実施例を示
すブロック図、第２図はヒステリシス回路の入出力関係
を示す特性図、第３図は従来のヒステリシス回路のブロ
ック図である。 １、 ２・・・・・・電位発生源、３・・・・・・信号
入力端子、４．８・・・・・・差動増幅器、５，９・・
・・・・差動増幅器の非反転入力端子、６．１０・・・
・・・差動増幅器の反転入力端子、７．１１・・・・・
・差動増幅器の出力端子、１２・・・・・・Ｒ，Ｓフリ
ップフロップ回路、１３・・・・・・几Ｓフリップ７０
ツブ回路のセット入力端子、１４・・・・・・ＲＩ８フ
リッグ７０ツブ回路のリセット入力端子、［５・・・・
・・出力端子。 緊１個 ￥−２揖
すブロック図、第２図はヒステリシス回路の入出力関係
を示す特性図、第３図は従来のヒステリシス回路のブロ
ック図である。 １、 ２・・・・・・電位発生源、３・・・・・・信号
入力端子、４．８・・・・・・差動増幅器、５，９・・
・・・・差動増幅器の非反転入力端子、６．１０・・・
・・・差動増幅器の反転入力端子、７．１１・・・・・
・差動増幅器の出力端子、１２・・・・・・Ｒ，Ｓフリ
ップフロップ回路、１３・・・・・・几Ｓフリップ７０
ツブ回路のセット入力端子、１４・・・・・・ＲＩ８フ
リッグ７０ツブ回路のリセット入力端子、［５・・・・
・・出力端子。 緊１個 ￥−２揖
Claims (1)
- 第１の判定電圧以上の入力信号で出力を生じる第１の差
動増幅器と、前記第１の判定電圧より低い第２の判定電
圧以下の入力信号で出力を生じる第２の差動増幅器２と
、前記第１および第２の差動増幅器の出力がそれぞれセ
ットおよびリセット入力端に入力されるＲＳフリップフ
ロップ回路とを備えたことを特徴とするヒステリシス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031969A JPS61192116A (ja) | 1985-02-20 | 1985-02-20 | ヒステリシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031969A JPS61192116A (ja) | 1985-02-20 | 1985-02-20 | ヒステリシス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61192116A true JPS61192116A (ja) | 1986-08-26 |
Family
ID=12345779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60031969A Pending JPS61192116A (ja) | 1985-02-20 | 1985-02-20 | ヒステリシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61192116A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275217A (ja) * | 1987-05-06 | 1988-11-11 | Mitsubishi Electric Corp | ヒステリシスコンパレ−タ回路 |
| JPH01137820A (ja) * | 1987-11-25 | 1989-05-30 | Nec Corp | クロック発生回路 |
| KR100452231B1 (ko) * | 2002-11-22 | 2004-10-08 | 전자부품연구원 | 구동전원의 유동에 독립적인 출력을 갖는 비교기 |
| EP2056083A2 (en) * | 2007-10-31 | 2009-05-06 | O2 Micro, Inc. | Auto-ranging thermistor-based temperature detection system |
| JP2012109948A (ja) * | 2010-10-19 | 2012-06-07 | Yamaha Corp | ヒシテリシス装置 |
-
1985
- 1985-02-20 JP JP60031969A patent/JPS61192116A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63275217A (ja) * | 1987-05-06 | 1988-11-11 | Mitsubishi Electric Corp | ヒステリシスコンパレ−タ回路 |
| JPH01137820A (ja) * | 1987-11-25 | 1989-05-30 | Nec Corp | クロック発生回路 |
| KR100452231B1 (ko) * | 2002-11-22 | 2004-10-08 | 전자부품연구원 | 구동전원의 유동에 독립적인 출력을 갖는 비교기 |
| EP2056083A2 (en) * | 2007-10-31 | 2009-05-06 | O2 Micro, Inc. | Auto-ranging thermistor-based temperature detection system |
| JP2012109948A (ja) * | 2010-10-19 | 2012-06-07 | Yamaha Corp | ヒシテリシス装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501862B2 (en) | Comparator with low offset voltage | |
| JPH01137817A (ja) | 遅延回路 | |
| JPH0974340A (ja) | コンパレータ回路 | |
| US20010040473A1 (en) | Variable delay circuit having a ramp voltage generating unit | |
| US4751405A (en) | Externally programmable, process and temperature insensitive threshold receiver circuit | |
| JPS59196613A (ja) | 演算増幅回路 | |
| JPH11251883A (ja) | 電圧比較回路 | |
| US20020027808A1 (en) | Differential output circuit | |
| US20030112058A1 (en) | Squelch circuit to create a squelch waveform for USB 2.0 | |
| US20070040587A1 (en) | Hysteresis comparator for input voltages and corresponding electronic circuit | |
| EP0145100A2 (en) | Offset reduction for fast comparators employing series-connected, single-ended gain stages | |
| JPH0224412B2 (ja) | ||
| JP2642255B2 (ja) | サンプルホールド回路 | |
| JPS58182913A (ja) | 電圧比較回路 | |
| JP2577388B2 (ja) | 逐次比較型ａｄ変換器 | |
| JPS62292014A (ja) | シユミツト回路 | |
| JPS58210714A (ja) | コンパレ−タ | |
| US4968990A (en) | Analog-to-digital converter with all parallel BiCMOS | |
| JPH09135157A (ja) | パワーオンリセット回路 | |
| JPH0529935A (ja) | Ａ／ｄ変換器 | |
| JPH02174418A (ja) | 比較回路 | |
| JPH05232149A (ja) | ピークホールド回路 | |
| JPS58218222A (ja) | 電圧比較器 | |
| JPS6072314A (ja) | コンパレ−タ回路 | |
| JPS63100810A (ja) | 差動型コンパレ−タ |