JPS61193185A - 表示素子 - Google Patents
表示素子Info
- Publication number
- JPS61193185A JPS61193185A JP60032697A JP3269785A JPS61193185A JP S61193185 A JPS61193185 A JP S61193185A JP 60032697 A JP60032697 A JP 60032697A JP 3269785 A JP3269785 A JP 3269785A JP S61193185 A JPS61193185 A JP S61193185A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring
- silicon
- display element
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は表示素子に係シ、特に、薄膜トランジスタ（以
下ＴＰＴと省略する）をスイッチ素子とし液晶等のｔ気
光学物質を駆動する、いわゆる、アクティブマトリクス
ディスプレイに好適な素子の構造に関する。
下ＴＰＴと省略する）をスイッチ素子とし液晶等のｔ気
光学物質を駆動する、いわゆる、アクティブマトリクス
ディスプレイに好適な素子の構造に関する。
〔発明の１１′景〕
ガラスや石英等の２！！明基板上に形成した１’ＦＴを
用い九アクティブマトリクスディスプレイは、高鞘細、
大面積、カラー、高画質のディスプレイに適した方式で
ある。Ｔｆｉ’Ｔを形成するための半導体薄膜として、
非晶質シリコン（ａ−８ｉ）や多結晶シリコン（ｐｏｌ
ｙ−１ｉ） ｓあるいは、結晶化シリコン等のシリコン
系薄膜、または、テルル、セレン化カドミウム（ｃｄ＠
ｅ）４が用いられている。
用い九アクティブマトリクスディスプレイは、高鞘細、
大面積、カラー、高画質のディスプレイに適した方式で
ある。Ｔｆｉ’Ｔを形成するための半導体薄膜として、
非晶質シリコン（ａ−８ｉ）や多結晶シリコン（ｐｏｌ
ｙ−１ｉ） ｓあるいは、結晶化シリコン等のシリコン
系薄膜、または、テルル、セレン化カドミウム（ｃｄ＠
ｅ）４が用いられている。
これらのうち、特に、シリコン系の薄膜上用いた素子は
絶縁物として、窒化シリコンや酸化シリコン（ＳｉＬ）
＊）を用−ている。特に、７１ｔｇ城物としてＳｔｅｗ
を用いた場合には、石英基板やガラス基板が１９し組成
であるために、フッ酸系のエツチング液を用いたエツチ
ングや、ドライエツチング等によりシリコン博膜上に形
成した。ｄｉＣｈ換を除去するときに基板までもエツチ
ングし、シリコン薄膜とカラス基板との間に大きな段差
が生じる。
絶縁物として、窒化シリコンや酸化シリコン（ＳｉＬ）
＊）を用−ている。特に、７１ｔｇ城物としてＳｔｅｗ
を用いた場合には、石英基板やガラス基板が１９し組成
であるために、フッ酸系のエツチング液を用いたエツチ
ングや、ドライエツチング等によりシリコン博膜上に形
成した。ｄｉＣｈ換を除去するときに基板までもエツチ
ングし、シリコン薄膜とカラス基板との間に大きな段差
が生じる。
’ｒ Ｆ Ｔ″ｔａ作するときには、シリコン薄膜を島
状にエツチングにより基板上に残し、このＴ１１’Ｔ間
を導体薄膜により配線するが、半導体薄膜島の周辺の段
差を乗り越えて断線を生じさせることなくディスプレイ
を製作することが困難となる。
状にエツチングにより基板上に残し、このＴ１１’Ｔ間
を導体薄膜により配線するが、半導体薄膜島の周辺の段
差を乗り越えて断線を生じさせることなくディスプレイ
を製作することが困難となる。
本発明の目的は、配線の断線が生じにくい構造のアクテ
ィブマトリクスディスプレイを提供することにある。
ィブマトリクスディスプレイを提供することにある。
以下、本発明の一実施例を第１図により説明する。ｄＸ
１図は本発明の実施列の平面構造図である。
１図は本発明の実施列の平面構造図である。
本実施例は゛１’ｌ’Ｔ素子として多結晶シリコンＴｎ
を用いたものである。これは多結晶シリコン箱膜１、Ｔ
ＰＴ素子２、走査電極３、コンタクトホール４、信号配
線５、表示用の透明電極６から構成されている。本発明
の特徴は、ＴｆＩ′Ｔ素子２に使用する多結晶シリコン
薄膜を信号配線５の下に残したことＫある。
を用いたものである。これは多結晶シリコン箱膜１、Ｔ
ＰＴ素子２、走査電極３、コンタクトホール４、信号配
線５、表示用の透明電極６から構成されている。本発明
の特徴は、ＴｆＩ′Ｔ素子２に使用する多結晶シリコン
薄膜を信号配線５の下に残したことＫある。
次に、本発明の素子の形成法を第２図によシ説明する。
まず、石英、ガラス等の基板７上に多結晶シリコン薄ｉ
ｔｔケミカルベーパディポジション（ＣＶＤ）法、ある
いは、高真空中の蒸着法等により形成し、第１図の多結
晶シリコンｌで示した形状にエツチング等により加工す
る。次に、熱酸化、ＣＶＤ法等にニジゲート絶縁膜８を
形成する。この絶縁膜８は走査配線３と濱号配ａｔとの
二層配線の１ｆＡ縁膜も兼用している。そして、走査配
線、ゲート電極を兼実したポリシリコン薄膜３をＣＶＤ
法等により形成する。ポリシリコン薄膜３のみ、あるい
は、ポリシリコン薄膜３と絶縁膜８とを同時にエツチン
グで加工し、第１図のポリシリコン薄ｇ３のような形状
にする。これにイオン打込み、熱拡散等の方法により不
純物をポリシリコン中にドーピングする。次に、ＣＶＤ
等によシ基板全面に絶縁物を形成する。さらに、コンタ
クトホール４などをエツチングにより形成し、次に、Ｉ
’ｌ’ Ｑ （ｉｎｄｉｕｍ ｆｉｎ Ｑｘｉｄｅ）等
の透明電極を蒸着法やスパッタリング法によ９４１図の
工うに加工する。
ｔｔケミカルベーパディポジション（ＣＶＤ）法、ある
いは、高真空中の蒸着法等により形成し、第１図の多結
晶シリコンｌで示した形状にエツチング等により加工す
る。次に、熱酸化、ＣＶＤ法等にニジゲート絶縁膜８を
形成する。この絶縁膜８は走査配線３と濱号配ａｔとの
二層配線の１ｆＡ縁膜も兼用している。そして、走査配
線、ゲート電極を兼実したポリシリコン薄膜３をＣＶＤ
法等により形成する。ポリシリコン薄膜３のみ、あるい
は、ポリシリコン薄膜３と絶縁膜８とを同時にエツチン
グで加工し、第１図のポリシリコン薄ｇ３のような形状
にする。これにイオン打込み、熱拡散等の方法により不
純物をポリシリコン中にドーピングする。次に、ＣＶＤ
等によシ基板全面に絶縁物を形成する。さらに、コンタ
クトホール４などをエツチングにより形成し、次に、Ｉ
’ｌ’ Ｑ （ｉｎｄｉｕｍ ｆｉｎ Ｑｘｉｄｅ）等
の透明電極を蒸着法やスパッタリング法によ９４１図の
工うに加工する。
本実施的で示した構造は、画素中の液晶ノーに電圧を印
加する友めの画素電極６と信号配＠５とを透明電極で形
成しており、これらの電極を一回のプロセスで製造でき
、製造プロセスを簡略化することができる。さらに、信
号配＄５の下には、ポリシリコン薄Ｊ［ｌが存在するた
め、もし、ポリシリコン薄膜ｌを１’ Ｆ Ｔ部のみ残
し友場合には、ボ・リシリコン上の酸化膜のエツチング
時に生じる基板の石英、あるいは、ガラスとポリシリコ
ンとの間に生じる設差、あるいは、オーバハンプのため
に、１ｄ号配８５を断線なく形成することが困嬢となる
。しかし不発明の場合には上述の段差は存在せず、走査
配線のポリシリコンＦ＃Ｉ膜３を錫えるたけで良い。こ
ｎによシ、透明電極５ν工び６は薄い膜厚とすることも
可能でめ夛、装作時間の短縮が夾現でさる。また、１ｇ
号配線はポリシリコン薄膜ｌと透明電極５との二！ｍ造
となるため、配線の信頼性の向上、配線抵抗のは下も期
待でさる。
加する友めの画素電極６と信号配＠５とを透明電極で形
成しており、これらの電極を一回のプロセスで製造でき
、製造プロセスを簡略化することができる。さらに、信
号配＄５の下には、ポリシリコン薄Ｊ［ｌが存在するた
め、もし、ポリシリコン薄膜ｌを１’ Ｆ Ｔ部のみ残
し友場合には、ボ・リシリコン上の酸化膜のエツチング
時に生じる基板の石英、あるいは、ガラスとポリシリコ
ンとの間に生じる設差、あるいは、オーバハンプのため
に、１ｄ号配８５を断線なく形成することが困嬢となる
。しかし不発明の場合には上述の段差は存在せず、走査
配線のポリシリコンＦ＃Ｉ膜３を錫えるたけで良い。こ
ｎによシ、透明電極５ν工び６は薄い膜厚とすることも
可能でめ夛、装作時間の短縮が夾現でさる。また、１ｇ
号配線はポリシリコン薄膜ｌと透明電極５との二！ｍ造
となるため、配線の信頼性の向上、配線抵抗のは下も期
待でさる。
図中９ｄ絶縁膜である。
・不発明によれば、配線の断線が生じにくい構造のアク
ティブマトリックスディスプレイを提供することができ
る。
ティブマトリックスディスプレイを提供することができ
る。
第１図は本発明の一実施例の平面構造図、第２図はｉｔ
図の［１−１１矢視断面図である。 ｌ・・・第一層目多結晶シリコン薄膜、２・・・ＴＩ？
Ｔ素子、３・・・第二層目多結晶シリコン薄膜、４・・
・コンタクトホール、５・・・信号配線、６・・・画素
電極。
図の［１−１１矢視断面図である。 ｌ・・・第一層目多結晶シリコン薄膜、２・・・ＴＩ？
Ｔ素子、３・・・第二層目多結晶シリコン薄膜、４・・
・コンタクトホール、５・・・信号配線、６・・・画素
電極。
Claims (1)
- 【特許請求の範囲】 １、透明基板上に設けた複数の信号を電極と、それに交
叉する走査電極と、それぞれの交点に接続した薄膜トラ
ンジスタ素子と、それに積層した電気光学物質から成る
アクティブマトリクスディスプレイにおいて、 配線の下にこの配線に沿つて前記薄膜トランジスタ素子
に使用する半導体薄膜を残したことを特徴とする表示素
子。 ２、特許請求の範囲第１項において、前記薄膜トランジ
スタにシリコン系の半導体薄膜を用いたことを特徴とす
る表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60032697A JPS61193185A (ja) | 1985-02-22 | 1985-02-22 | 表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60032697A JPS61193185A (ja) | 1985-02-22 | 1985-02-22 | 表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61193185A true JPS61193185A (ja) | 1986-08-27 |
Family
ID=12366040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60032697A Pending JPS61193185A (ja) | 1985-02-22 | 1985-02-22 | 表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61193185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005202394A (ja) * | 2003-12-29 | 2005-07-28 | Lg Phillips Lcd Co Ltd | 液晶表示素子及びその製造方法 |
-
1985
- 1985-02-22 JP JP60032697A patent/JPS61193185A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005202394A (ja) * | 2003-12-29 | 2005-07-28 | Lg Phillips Lcd Co Ltd | 液晶表示素子及びその製造方法 |
| US7488612B2 (en) | 2003-12-29 | 2009-02-10 | Lg Dsiplay Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| US7906781B2 (en) | 2003-12-29 | 2011-03-15 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| JPS6272168A (ja) | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| WO1994017439A1 (en) | Liquid crystal display including electrodes and driver devices integrally formed in monochrystalline semiconductor layer and method of fabricating the display | |
| WO1994017440A1 (en) | Reflective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH0580650B2 (ja) | ||
| JPH04133035A (ja) | 光弁基板用単結晶薄膜半導体装置 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH0425700B2 (ja) | ||
| JPS61145582A (ja) | 表示装置 | |
| JPS6112271B2 (ja) | ||
| JP3125345B2 (ja) | 薄膜トランジスタ素子アレイ及びその製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JP3375731B2 (ja) | 液晶表示装置およびその製法 | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH10133231A (ja) | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| JPH0650777B2 (ja) | アクテイブマトリクス表示装置の基板 | |
| JPH03246949A (ja) | 薄膜トランジスタおよびその製造方法 |