JPS61195404A - シ−ケンサ用拡張ユニツト - Google Patents
シ−ケンサ用拡張ユニツトInfo
- Publication number
- JPS61195404A JPS61195404A JP3557285A JP3557285A JPS61195404A JP S61195404 A JPS61195404 A JP S61195404A JP 3557285 A JP3557285 A JP 3557285A JP 3557285 A JP3557285 A JP 3557285A JP S61195404 A JPS61195404 A JP S61195404A
- Authority
- JP
- Japan
- Prior art keywords
- sequencer
- unit
- output
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13088—Analyzing only relevant rows of ladder diagram
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野Ｊ
本発明は設備、機械をユーザプログラムに従っｆ詔１湘
中スレーケシ−Ｉ＋ｔ４Ｉ１１いスを忍ユニ、１トは閘
するものである。
中スレーケシ−Ｉ＋ｔ４Ｉ１１いスを忍ユニ、１トは閘
するものである。
［背景技術１
従来のシーケンサでは接続される各拡張（周辺）ユニッ
トに固有の■／Ｏアドレスを１っづ設定し、シーケンサ
側のＣＰＵからそのｒ／Ｏアドレスをアクセスして拡張
ユニットとの間でデータのり一ド／ライトを行っていた
。
トに固有の■／Ｏアドレスを１っづ設定し、シーケンサ
側のＣＰＵからそのｒ／Ｏアドレスをアクセスして拡張
ユニットとの間でデータのり一ド／ライトを行っていた
。
しかしこの方法ではＩ／Ｏアドレスが拡張ユニットの数
だけ必要であり、その数似上に拡張ユニットを接続でき
ないという欠点があった。
だけ必要であり、その数似上に拡張ユニットを接続でき
ないという欠点があった。
Ｅ発明の目的】
本発明は上述の問題点に鑑みて為されたもので、その目
的とするところは拡張ユニット用のＩ／Ｏアドレスを増
やす事なく、１つのＩ／Ｏアドレスを複数の拡張ユニッ
トで共有できるシーケンサ用拡張ユニットを提供するに
ある。
的とするところは拡張ユニット用のＩ／Ｏアドレスを増
やす事なく、１つのＩ／Ｏアドレスを複数の拡張ユニッ
トで共有できるシーケンサ用拡張ユニットを提供するに
ある。
［発明の開示１
以下本発明を実施例により説明する。
第１図はシーケンサ１に入出カニニット２と、Ａ／Ｄ−
Ｄ／Ａユニット３．４とを＄８１−Ｑ婁ｍ例を示してい
る。入出カニニット２にはアドレス判定ｌＳ５の出力時
にデータライト信号ＲＤ、データリード信号ＷＴを通過
可能とするデートＧ 、、Ｇ２を備え、デートＧｌの出
力でデートＧ、をオンさせて、ホトカプラＰＨ，を介し
て入力する外部の接点Ｓ１の信号をデータバスＤへ通過
出力し、またデートＧ２の出力をクロックとしてデータ
バスＤ上のデータをラッチ回路６でラッチして該ラッチ
出力をホトカプラＰＨ，を介して外部負荷Ｒを制御する
出力信号として出力するようになっている。Ａ／Ｄ−Ｄ
／Ａユニット３，４にはデジタル信号をアナログ信号に
変換して外部に出力させるＤ／Ａ変換器９と、外部から
入力する７すａグ信号をデジタル信号に変換するＡ／Ｄ
変換器／Ｏとを備えるとともに同−Ｉ／Ｏアドレスで且
つ入出カニニット２のＩ／Ｏアドレスとは異なるように
設定したアドレス判定部７．８を備え、更に該アドレス
判定部７．８の出力を、外部スイッチＳＷ、。
Ｄ／Ａユニット３．４とを＄８１−Ｑ婁ｍ例を示してい
る。入出カニニット２にはアドレス判定ｌＳ５の出力時
にデータライト信号ＲＤ、データリード信号ＷＴを通過
可能とするデートＧ 、、Ｇ２を備え、デートＧｌの出
力でデートＧ、をオンさせて、ホトカプラＰＨ，を介し
て入力する外部の接点Ｓ１の信号をデータバスＤへ通過
出力し、またデートＧ２の出力をクロックとしてデータ
バスＤ上のデータをラッチ回路６でラッチして該ラッチ
出力をホトカプラＰＨ，を介して外部負荷Ｒを制御する
出力信号として出力するようになっている。Ａ／Ｄ−Ｄ
／Ａユニット３，４にはデジタル信号をアナログ信号に
変換して外部に出力させるＤ／Ａ変換器９と、外部から
入力する７すａグ信号をデジタル信号に変換するＡ／Ｄ
変換器／Ｏとを備えるとともに同−Ｉ／Ｏアドレスで且
つ入出カニニット２のＩ／Ｏアドレスとは異なるように
設定したアドレス判定部７．８を備え、更に該アドレス
判定部７．８の出力を、外部スイッチＳＷ、。
ＳＷ２のオン時にホトカプラＰＨ，，ＰＨ，を介して入
力するユニットセレクト信号の入力時に、通過させるデ
ー）Ｇｉ、Ｇｓを備えでいる。更に該デー）Ｇｓ＝Ｇａ
の出力が存在するときにデータ２イト信号ＲＤ、データ
リード信号ＷＴを通過させるデートＧ ３＝ Ｇ ａ、
Ｇ＊＊Ｇｔを備え、デートＧ ４− Ｇ ｔの出力でオ
ンするデートＧ、。、ＧｌｌによりホトカプラＰＨ，，
ＰＨ，を介して入力する上記Ａ／Ｄｌｌ！換器／Ｏから
のデジタル信号をデータバスＤへ通過出力し、またデー
）Ｇ３ｔＧ＠の出力でラッチ回路１１．１２にクロック
を与えてデータバスＤ上のデータをラッチさせ、該ラッ
チ出力をホトカプラＰＨ，，ＰＨ，を介してＤ／Ａ変換
器９へ出力させるようなっている。
力するユニットセレクト信号の入力時に、通過させるデ
ー）Ｇｉ、Ｇｓを備えでいる。更に該デー）Ｇｓ＝Ｇａ
の出力が存在するときにデータ２イト信号ＲＤ、データ
リード信号ＷＴを通過させるデートＧ ３＝ Ｇ ａ、
Ｇ＊＊Ｇｔを備え、デートＧ ４− Ｇ ｔの出力でオ
ンするデートＧ、。、ＧｌｌによりホトカプラＰＨ，，
ＰＨ，を介して入力する上記Ａ／Ｄｌｌ！換器／Ｏから
のデジタル信号をデータバスＤへ通過出力し、またデー
）Ｇ３ｔＧ＠の出力でラッチ回路１１．１２にクロック
を与えてデータバスＤ上のデータをラッチさせ、該ラッ
チ出力をホトカプラＰＨ，，ＰＨ，を介してＤ／Ａ変換
器９へ出力させるようなっている。
尚抵抗ＲＩ−Ｒｔはプルアップ抵抗、抵抗Ｒ８〜ＲＩＩ
はホトカブ？ＰＨ，−ＰＨ１の発光ダイオードの電流制
限抵抗である。ダイオードＤ、−Ｄ３はホトカプラＰＨ
Ｉ、ＰＨ，、ＰＨ，の発光ダイオードを逆電圧から保護
するためのダイオードである。
はホトカブ？ＰＨ，−ＰＨ１の発光ダイオードの電流制
限抵抗である。ダイオードＤ、−Ｄ３はホトカプラＰＨ
Ｉ、ＰＨ，、ＰＨ，の発光ダイオードを逆電圧から保護
するためのダイオードである。
また外部電源ｖＥは図に於いて別々に示しであるが同一
ので良い、また電源Ｖｃｃ＋ｅＶａａ２は夫々制御回路
用電源である。更に各二二ツ）２，３．４の入出力系ラ
ッチ回路、デートは図では１ビツトのみ示されているが
、複数、例えば８ビット分備えているのは言うまでもな
い、＊た尚入出カニニット２の入出力は通常２５６備え
ている。
ので良い、また電源Ｖｃｃ＋ｅＶａａ２は夫々制御回路
用電源である。更に各二二ツ）２，３．４の入出力系ラ
ッチ回路、デートは図では１ビツトのみ示されているが
、複数、例えば８ビット分備えているのは言うまでもな
い、＊た尚入出カニニット２の入出力は通常２５６備え
ている。
而して入出カニニット２のＩ／Ｏアドレスデータを第２
ｔ！１（ａ）に示すように７ドレスパスＡを介してシー
ケンサ１より出力すると共にデータとデータライト信号
ＷＴをデータバスＤ、データライト信号線を夫々介して
第２図（ｂ）、（ｃ）に示すように出力すると、入出カ
ニニット２ではまずアドレス判定部５が″Ｌ”の−散出
力を発生する。そのためデー）Ｇ、、Ｇ２の１人力がＩ
ＬＩｌとなり、デートＧ２を介してデータライト信号Ｗ
Ｔが通過し、該データライト信号ＷＴの立ち上がりでデ
ータバスＤ上のデータをラッチ回路６がラッチし、ホト
カプラＰＨ，を介して外部に出力させる。また第３図（
ｃ）に示すようにデータリード信号ＲＤを同図（ａ）に
示すＩ／Ｏアドレスデータとともにシーケンサ１から出
力するとデートＧ１を介してデータリホトカプラＰＨ，
を介して取り込まれた接点ＳＩによる外部信号がデー）
Ｇ−を通過しデータバスＤを通じて第３図（ｃ）に示す
タイミングでシーケンサ１に読み込まれる。ここで入出
カニニット２は実施例では１ユニツトのみしか示されて
いないが実際には複数ユニット設けられ、夫々異なった
■／Ｏアドレスが設定されている。
ｔ！１（ａ）に示すように７ドレスパスＡを介してシー
ケンサ１より出力すると共にデータとデータライト信号
ＷＴをデータバスＤ、データライト信号線を夫々介して
第２図（ｂ）、（ｃ）に示すように出力すると、入出カ
ニニット２ではまずアドレス判定部５が″Ｌ”の−散出
力を発生する。そのためデー）Ｇ、、Ｇ２の１人力がＩ
ＬＩｌとなり、デートＧ２を介してデータライト信号Ｗ
Ｔが通過し、該データライト信号ＷＴの立ち上がりでデ
ータバスＤ上のデータをラッチ回路６がラッチし、ホト
カプラＰＨ，を介して外部に出力させる。また第３図（
ｃ）に示すようにデータリード信号ＲＤを同図（ａ）に
示すＩ／Ｏアドレスデータとともにシーケンサ１から出
力するとデートＧ１を介してデータリホトカプラＰＨ，
を介して取り込まれた接点ＳＩによる外部信号がデー）
Ｇ−を通過しデータバスＤを通じて第３図（ｃ）に示す
タイミングでシーケンサ１に読み込まれる。ここで入出
カニニット２は実施例では１ユニツトのみしか示されて
いないが実際には複数ユニット設けられ、夫々異なった
■／Ｏアドレスが設定されている。
次に拡張ユニットであるＡ／Ｄ −Ｄ／Ａユニット３．
４の動作に付いて説明する。まずＡ／Ｄ・Ｄ／Ａユニッ
ト３のユニットセレクト入力に接続した外部スイッチＳ
Ｗ、をオンし、Ａ／Ｄ −Ｄ／Ａユニット３のユニット
セレクト入力に接続した外部スイッチＳＷ２をオフした
場合外部電源ｖＥによりホトカプラＰＨｓがオンし、′
″Ｌ”のユニットセレクト信号がデー）Ｇ１に入力する
。従ってデー）Ｇ、はアドレス判定部７の出力が′Ｌ″
′となれば”Ｌ”出力を発生させる。一方外部スイッチ
ＳＷ２がオフのためホトカプラＰＨ，はオフであり、そ
のためデートＧ１へのユニットセレクト信号はプｍ−ツ
ー＋／４１Ｌ拾〇 １ｍ １−１％ ９ａｕ情Ｌ ａ
−９ユニでシーケンサ１が拡張ユニット用のＩ／Ｏアド
レデータを出力すると各ユニット３，４のアドレス判定
部７．８は′Ｌ″の一致出力を発生する。
４の動作に付いて説明する。まずＡ／Ｄ・Ｄ／Ａユニッ
ト３のユニットセレクト入力に接続した外部スイッチＳ
Ｗ、をオンし、Ａ／Ｄ −Ｄ／Ａユニット３のユニット
セレクト入力に接続した外部スイッチＳＷ２をオフした
場合外部電源ｖＥによりホトカプラＰＨｓがオンし、′
″Ｌ”のユニットセレクト信号がデー）Ｇ１に入力する
。従ってデー）Ｇ、はアドレス判定部７の出力が′Ｌ″
′となれば”Ｌ”出力を発生させる。一方外部スイッチ
ＳＷ２がオフのためホトカプラＰＨ，はオフであり、そ
のためデートＧ１へのユニットセレクト信号はプｍ−ツ
ー＋／４１Ｌ拾〇 １ｍ １−１％ ９ａｕ情Ｌ ａ
−９ユニでシーケンサ１が拡張ユニット用のＩ／Ｏアド
レデータを出力すると各ユニット３，４のアドレス判定
部７．８は′Ｌ″の一致出力を発生する。
従ってデー）０％の出力は”Ｌ”、デートＧ、の出力は
Ｈ″となる。そのためＡ／Ｄ−Ｄ／Ａユニット３のデー
）Ｇ、、Ｇ４はデートＧ、のＬ″の出力のためデータリ
ード信号ＲＤ、データライト信号ＷＴに応じて夫々の出
力がＬ”となり、第２図、第３図に示すタイミングでシ
ーケンサ１がＡ／Ｄ変換されたデータを読み込んだり、
或いはＤ／Ａ変換器９にデータを出力する事ができるの
である。
Ｈ″となる。そのためＡ／Ｄ−Ｄ／Ａユニット３のデー
）Ｇ、、Ｇ４はデートＧ、のＬ″の出力のためデータリ
ード信号ＲＤ、データライト信号ＷＴに応じて夫々の出
力がＬ”となり、第２図、第３図に示すタイミングでシ
ーケンサ１がＡ／Ｄ変換されたデータを読み込んだり、
或いはＤ／Ａ変換器９にデータを出力する事ができるの
である。
この時Ａ／Ｄ−Ｄ／Ａユニット４ではデートＧ、の出力
がＨ”のため、デー）Ｇｓ＝Ｇｙの出力はデ無にかかわ
りなく”Ｈ”の＊までシーケンサ１からデータライト信
号ＷＴが米でもデー）Ｇ＋＋はデータバスＤにデータを
出力しない。
がＨ”のため、デー）Ｇｓ＝Ｇｙの出力はデ無にかかわ
りなく”Ｈ”の＊までシーケンサ１からデータライト信
号ＷＴが米でもデー）Ｇ＋＋はデータバスＤにデータを
出力しない。
次に外部スイッチＳＷＩをオフ、ＳＷ２をオンすると、
Ａ／Ｄ −Ｄ／Ａユニット４ではデートＧ春の出力が′
Ｌ′″となり、Ａ／Ｄ −Ｄ／Ａユニット３ではデー）
Ｇｓの出力が”Ｈ″となり、シーケンサ１から拡張ユニ
ットのｌ／Ｏ７Ｎレスデータを出力すると、シーケンサ
１ではＡ／Ｄ −Ｄ／Ａユニット４に対してデータのり
一ド／ライトを行い、Ａ／Ｄ −Ｄ／Ａユニット３に対
しては行なわない。
Ａ／Ｄ −Ｄ／Ａユニット４ではデートＧ春の出力が′
Ｌ′″となり、Ａ／Ｄ −Ｄ／Ａユニット３ではデー）
Ｇｓの出力が”Ｈ″となり、シーケンサ１から拡張ユニ
ットのｌ／Ｏ７Ｎレスデータを出力すると、シーケンサ
１ではＡ／Ｄ −Ｄ／Ａユニット４に対してデータのり
一ド／ライトを行い、Ａ／Ｄ −Ｄ／Ａユニット３に対
しては行なわない。
このようにして外部スイッチｓｗ、、ｓｗ２によるユニ
ットセレクト信号を用いることにより、１つのＩ／Ｏア
ドレスで複数の拡張ユニットがシーケンサ１に接続でき
且つデータのり一ド／ライトが行える。
ットセレクト信号を用いることにより、１つのＩ／Ｏア
ドレスで複数の拡張ユニットがシーケンサ１に接続でき
且つデータのり一ド／ライトが行える。
内外部スイッチの代わりにユニットセレクト入力にシー
ケンサ１の出力を接続し、ユーザのシーケンスプログラ
ムにより自由に拡張ユニットを選択してデータの授受を
行うようにしても勿論良い。
ケンサ１の出力を接続し、ユーザのシーケンスプログラ
ムにより自由に拡張ユニットを選択してデータの授受を
行うようにしても勿論良い。
又拡張ユニットは上述のＡ／Ｄ−Ｄ／Ａユニット以外で
あっでも良い。
あっでも良い。
【発明の効果１
本発明は上述のように構成したシーケンサ用拡張ユニッ
トにおいで、外部スイッチや、シーケンサ出力などの外
ｓａ作によりオンオフされるユニットセレクト入力信号
のオン時にシーケンサからのデータリード信号、データ
ライト信号を有効とし。
トにおいで、外部スイッチや、シーケンサ出力などの外
ｓａ作によりオンオフされるユニットセレクト入力信号
のオン時にシーケンサからのデータリード信号、データ
ライト信号を有効とし。
オフ時にシーケンサからのデータリード信号、データラ
イト信号を無効とする信号制御手段を備えたので、拡張
ユニット用に割り当でたＩ／Ｏアドレスが１つであって
も複数の拡張ユニットとシーケンサとの間でデータの授
受が行え、拡張性に富んだシステムが実現でき、また拡
張ユニットのＩ／Ｏアドレスの共通化により余剰Ｉ／Ｏ
ア、ドレスをシーケンス入出力用に回すことがで終でシ
ーケンサの制御点数を大きくできるという効果を奏する
。
イト信号を無効とする信号制御手段を備えたので、拡張
ユニット用に割り当でたＩ／Ｏアドレスが１つであって
も複数の拡張ユニットとシーケンサとの間でデータの授
受が行え、拡張性に富んだシステムが実現でき、また拡
張ユニットのＩ／Ｏアドレスの共通化により余剰Ｉ／Ｏ
ア、ドレスをシーケンス入出力用に回すことがで終でシ
ーケンサの制御点数を大きくできるという効果を奏する
。
第１図は本発明の実施例の回路図、第２図、第３図は同
上の動作説明用のタイムチャートであり、１はシーケン
ス、２は入出カニニット、３，４はＡ／Ｄ −Ｄ／Ａユ
ニット、ＲＤはデータリード信号、Ｗ、Ｔはデータライ
ト信号である。 第２図 第３図 （ｃ）
上の動作説明用のタイムチャートであり、１はシーケン
ス、２は入出カニニット、３，４はＡ／Ｄ −Ｄ／Ａユ
ニット、ＲＤはデータリード信号、Ｗ、Ｔはデータライ
ト信号である。 第２図 第３図 （ｃ）
Claims (1)
- １）シーケンサと、データバス、アドレスバス及びデー
タリード信号線、データライト信号線を介して接続され
設定されたＩ／Ｏアドレスがシーケンサからアクセスさ
れるとシーケンサとの間でデータの送受を行うシーケン
サ用拡張ユニットにおいて、外部スイッチや、シーケン
サ出力などの外部操作によりオンオフされるユニットセ
レクト入力信号のオン時にシーケンサからのデータリー
ド信号、データライト信号を有効とし、オフ時にシーケ
ンサからのデータリード信号、データライト信号を無効
とする信号制御手段を備えたことを特徴とするシーケン
サ用拡張ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3557285A JPS61195404A (ja) | 1985-02-25 | 1985-02-25 | シ−ケンサ用拡張ユニツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3557285A JPS61195404A (ja) | 1985-02-25 | 1985-02-25 | シ−ケンサ用拡張ユニツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61195404A true JPS61195404A (ja) | 1986-08-29 |
Family
ID=12445471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3557285A Pending JPS61195404A (ja) | 1985-02-25 | 1985-02-25 | シ−ケンサ用拡張ユニツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61195404A (ja) |
-
1985
- 1985-02-25 JP JP3557285A patent/JPS61195404A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381529A (en) | Shift register with dual clock inputs for receiving and sending information between I/O channels and host based on external and internal clock inputs respectively | |
| DE69320503D1 (de) | Dreizustandspuffer für ein System mit zweifacher Speisespannung | |
| JPS6142306B2 (ja) | ||
| JPH0197016A (ja) | 半導体集積回路装置 | |
| JPS61195404A (ja) | シ−ケンサ用拡張ユニツト | |
| US6505304B1 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
| GB2228813A (en) | Data array conversion | |
| JPS62146021A (ja) | Ｃｍｏｓエンコ−ド回路 | |
| JP3635810B2 (ja) | シーケンサのｉ／ｏ切り替え装置 | |
| JPH0124661Y2 (ja) | ||
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH04219851A (ja) | 半導体集積回路 | |
| JPH04170661A (ja) | マイクロプロセッサシステム | |
| JPS62206652A (ja) | 双方向バスのデ−タ転送制御方式 | |
| JPH01220955A (ja) | デジタル可聴音発生装置 | |
| JPH05144252A (ja) | メモリｉｃ | |
| JPH0358259A (ja) | 半導体集積回路装置 | |
| JPS59148199A (ja) | メモリパリテイ回路 | |
| JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
| JPS6138512B2 (ja) | ||
| JPH0383296A (ja) | シフト回路 | |
| JPS61183754A (ja) | Ｅｐ−ｒｏｍ制御回路 | |
| JPS60214066A (ja) | バス裁定装置 |