JPS61196546A - フイルムキヤリヤ集積回路とその製造方法 - Google Patents
フイルムキヤリヤ集積回路とその製造方法Info
- Publication number
- JPS61196546A JPS61196546A JP61036465A JP3646586A JPS61196546A JP S61196546 A JPS61196546 A JP S61196546A JP 61036465 A JP61036465 A JP 61036465A JP 3646586 A JP3646586 A JP 3646586A JP S61196546 A JPS61196546 A JP S61196546A
- Authority
- JP
- Japan
- Prior art keywords
- solder material
- integrated circuit
- film carrier
- carrier integrated
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/047—Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、支持フィルムを備え、はんだ付け可能な材
料から成る金属の導体路がこの支持フィルム上に設けら
れ、この導体路の一端上に接続面が設けられ、またこの
導体路の他端上にはんだ材料により形成され外部配線と
のはんだ付け結合に用いられる外部接続接点が設けられ
、更にまた突起状の金属の接続接点を有する半導体チッ
プを備え、このチップの接続接点が前記接続面とはんだ
付けされ、そのために接続面にはんだ付け結合される接
続接点の少なくとも表面範囲がはんだ付け可能な材料か
ら形成されるフィルムキャリヤ集積回路とその製造方法
とに関する。
料から成る金属の導体路がこの支持フィルム上に設けら
れ、この導体路の一端上に接続面が設けられ、またこの
導体路の他端上にはんだ材料により形成され外部配線と
のはんだ付け結合に用いられる外部接続接点が設けられ
、更にまた突起状の金属の接続接点を有する半導体チッ
プを備え、このチップの接続接点が前記接続面とはんだ
付けされ、そのために接続面にはんだ付け結合される接
続接点の少なくとも表面範囲がはんだ付け可能な材料か
ら形成されるフィルムキャリヤ集積回路とその製造方法
とに関する。
[従来の技術]
マイクロパックとも呼ばれるフィルムキャリヤ集積回路
は、半導体産業においてこれまで、従来のケース(セラ
ミックケース、プラスチックケース)を有する集積回路
と同様に知られている。
は、半導体産業においてこれまで、従来のケース(セラ
ミックケース、プラスチックケース)を有する集積回路
と同様に知られている。
ドイツ連邦共和国特許出願公開第3343387号明細
書(特開昭80−134442号公報)にフィルムキャ
リヤ集積回路の基本構造が簡単に記載されている。この
集積回路は主として支持フィルムと半導体チップとから
成る。その際支持フィルムと半導体チップとの間の電気
的結合ははんだ付け又は熱圧着により形成される。多く
の場合支持フィルムは主としてプラスチック、しばしば
カプトンから成る。更に支持フィルムは一般にくものよ
うな形の金属の導体路を備え、この導体路の一端(接続
面)は半導体チップに結合され(周知の方法は熱圧着と
はんだ付けである)、またその他端は外部接続接点とし
て別の用途に用いられる0例えばフィルムキャリヤ集積
回路はプリント配線板上に実装できる。その際同時に機
械的固定としての役をも果たす必要な電気結合は、プリ
ント配線板の導体路又ははんだ付け端子とフィルムキャ
リヤ集積回路の外部接続接点との間のはんだ付けされた
配線結合により行われる。
書(特開昭80−134442号公報)にフィルムキャ
リヤ集積回路の基本構造が簡単に記載されている。この
集積回路は主として支持フィルムと半導体チップとから
成る。その際支持フィルムと半導体チップとの間の電気
的結合ははんだ付け又は熱圧着により形成される。多く
の場合支持フィルムは主としてプラスチック、しばしば
カプトンから成る。更に支持フィルムは一般にくものよ
うな形の金属の導体路を備え、この導体路の一端(接続
面)は半導体チップに結合され(周知の方法は熱圧着と
はんだ付けである)、またその他端は外部接続接点とし
て別の用途に用いられる0例えばフィルムキャリヤ集積
回路はプリント配線板上に実装できる。その際同時に機
械的固定としての役をも果たす必要な電気結合は、プリ
ント配線板の導体路又ははんだ付け端子とフィルムキャ
リヤ集積回路の外部接続接点との間のはんだ付けされた
配線結合により行われる。
両はんだ付け工程、すなわちプリント配線板の導体路と
フィルムキャリヤ集積回路の外部接続接点との間の結合
、並びに半導体チップと支持フィルムのくも状の金属導
体路との間の結合の形成は、周知のように狭い空間で隣
接して行われる。
フィルムキャリヤ集積回路の外部接続接点との間の結合
、並びに半導体チップと支持フィルムのくも状の金属導
体路との間の結合の形成は、周知のように狭い空間で隣
接して行われる。
その際フィルムキャリヤ集積回路の外部接続接点のはん
だ付けの間に、例えばくも状の金属の導体路を経た熱伝
導により加えられた熱量又は用いられたはんだごてによ
り生じた熱ふく射が、接続面として構成された導体路の
端部と半導体チップの突起状の接続接点との間のはんだ
付け箇所を強く加熱し、そこのはんだが溶けてはんだ付
け箇所が外れるという大きい危険が存在する。かかるは
んだ付け工程がフィルムキャリヤ集積回路の製造者によ
り実施されるのではなくて、場合によっては製造者に比
べてフィルムキャリヤ集積回路の製造に熟練していない
顧客によって初めて行われる可能性があるときには、こ
の危険は更に増大する。
だ付けの間に、例えばくも状の金属の導体路を経た熱伝
導により加えられた熱量又は用いられたはんだごてによ
り生じた熱ふく射が、接続面として構成された導体路の
端部と半導体チップの突起状の接続接点との間のはんだ
付け箇所を強く加熱し、そこのはんだが溶けてはんだ付
け箇所が外れるという大きい危険が存在する。かかるは
んだ付け工程がフィルムキャリヤ集積回路の製造者によ
り実施されるのではなくて、場合によっては製造者に比
べてフィルムキャリヤ集積回路の製造に熟練していない
顧客によって初めて行われる可能性があるときには、こ
の危険は更に増大する。
使用すべき外部配線の中に〔例えばプリント配線板上に
〕顧客によって初めてフィルムキャリャ集積回路をはん
だ付けするという可能性は、従来フィルムキャリヤ集積
回路の製造者によって例外なく拒否すべきであると判断
された。すなわちこの可能性は上記の危険のほかに顧客
における長期間にわたるフィルムキャリヤ集積回路の付
随的な在庫をももたらす、しかしながらフィルムキャリ
ヤ集積回路の外部接続接点上での良好なはんだ付け性を
得るためのはんだ材料として従来無電解で析出されたス
ズは、直ちに始まる酸化及び腐食により必要な長期にわ
たる良好なはんだ付け性を維持するのを妨げられた。そ
れにより3週間もたたない内にはんだ付け性はもはや十
分でなくなる。
〕顧客によって初めてフィルムキャリャ集積回路をはん
だ付けするという可能性は、従来フィルムキャリヤ集積
回路の製造者によって例外なく拒否すべきであると判断
された。すなわちこの可能性は上記の危険のほかに顧客
における長期間にわたるフィルムキャリヤ集積回路の付
随的な在庫をももたらす、しかしながらフィルムキャリ
ヤ集積回路の外部接続接点上での良好なはんだ付け性を
得るためのはんだ材料として従来無電解で析出されたス
ズは、直ちに始まる酸化及び腐食により必要な長期にわ
たる良好なはんだ付け性を維持するのを妨げられた。そ
れにより3週間もたたない内にはんだ付け性はもはや十
分でなくなる。
良好なはんだ付け性の維持のための目標としては少なく
とも1年の期間が考えられる。
とも1年の期間が考えられる。
更に従来通常ははんだ材料としてスズが無電解析出され
ている。これは低廉な費用で実施できるけれども、フラ
フシオーバ、短絡などの形で回路の電気的信頼性を損な
うおそれがある。その原因は無電解析出の際にスズから
ボイスカーが発生するかうである。
ている。これは低廉な費用で実施できるけれども、フラ
フシオーバ、短絡などの形で回路の電気的信頼性を損な
うおそれがある。その原因は無電解析出の際にスズから
ボイスカーが発生するかうである。
熱圧着の技術は半導体チップを支持フィルムに結合する
別の可能性を提供する。しかしながらその際生じる高い
接触圧力(200cN)は半導体チップが機械的に損傷
を受けるという危険を引き起こす。このことは特に電気
的及び化学物理的な長期安定性に関して不利な影響をも
たらす。
別の可能性を提供する。しかしながらその際生じる高い
接触圧力(200cN)は半導体チップが機械的に損傷
を受けるという危険を引き起こす。このことは特に電気
的及び化学物理的な長期安定性に関して不利な影響をも
たらす。
[発明が解決しようとする問題点]
この発明は、一方ではくも状の金属の導体路と半導体チ
ップの接続接点との間のはんだ付け結合を損なうことな
く、フィルムキャリヤ集積回路の支持フィルムの外部接
続接点におけるはんだ付けを可能にし、他方では従来に
比べて著しく長い期間にわたって外部接続接点における
はんだ付け可能性を維持することを製造者に対して可能
にするような、フィルムキャリヤ集積回路を提供するこ
とを目的とする。更に前記のホイスカーの形成を防ぐこ
とによりフィルムキャリヤ集積回路の電気的信頼性を高
めようとするものである。更にこの有利なフィルムキャ
リヤ集積回路の製造を可能にする方法を提供しようとす
るものである。また更に熱圧着により生じる欠点を避け
ようとするものである。
ップの接続接点との間のはんだ付け結合を損なうことな
く、フィルムキャリヤ集積回路の支持フィルムの外部接
続接点におけるはんだ付けを可能にし、他方では従来に
比べて著しく長い期間にわたって外部接続接点における
はんだ付け可能性を維持することを製造者に対して可能
にするような、フィルムキャリヤ集積回路を提供するこ
とを目的とする。更に前記のホイスカーの形成を防ぐこ
とによりフィルムキャリヤ集積回路の電気的信頼性を高
めようとするものである。更にこの有利なフィルムキャ
リヤ集積回路の製造を可能にする方法を提供しようとす
るものである。また更に熱圧着により生じる欠点を避け
ようとするものである。
E問題点を解決するための手段]
この目的はこの発明に基づき頭記の種類の集積回路にお
いて、接続面が電解析出されたはんだ材料を含み、接続
面にはんだ付けされている接続接点の表面範囲のはんだ
付け可能な材料が、電解析出されたはんだ材料と共には
んだ付けの際に、耐高温外相により限定された合金混合
比における合金を形成し、この相の融点が外部接続接点
のはんだ材料の融点より少なくとも20℃高く、その際
半導体チップがはんだ付けの際に熱的に損傷される温度
以下のはんだ付け温度によるはんだ付けの際にこの相が
内部拡散により形成され、外部接続接点がはんだ材料と
して同様に電解析出されたはんだ材料を含むことにより
達成される。このフィルムキャリヤ集積回路の製造方法
は、支持フィルムの主面上に全面的に張られた金属はく
上に第1のホトレジスト層を全面的に塗り、接続面、外
部接続接点及び場合によっては完成したフィルムキャリ
ヤ集積回路の導体路などのはんだ材料を含むべき場所が
、ホトレジストを除去されるように第1のホトレジスト
層を形成し、ホトレジストを除去された場所上にはんだ
材料を電解析出し、その結果接続面と外部接続接点がで
き上がり、残っている第1のホトレジスト層を除去し、
第2のホトレジスト層を全面に塗り、接続面、外部接続
接点及び完成したフィルムキャリヤ集積回路の導体路の
存在する場所が、ホトレジストで覆われたままであるよ
うに第2のホトレジスト層を形成し、第2のホトレジス
ト層を除去された面で金属はくをエツチングすることに
より導体路を形成し、残っている第2のホトレジスト層
を除去し、電解析出されたはんだ材料の融点より少なく
とも20℃高く、しかしながら半導体チップがまさに損
傷されない値よりもなお低いような温度で、半導体チッ
プの突起状の接続接点を支持フィルムの接続面にはんだ
付けし、その結果少なくともはんだ付け結合が形成され
る範囲において、前記相の合金混合比にほぼ対応する合
金混合比を有する合金が熱的内部拡散により形成される
ことにより達成される。
いて、接続面が電解析出されたはんだ材料を含み、接続
面にはんだ付けされている接続接点の表面範囲のはんだ
付け可能な材料が、電解析出されたはんだ材料と共には
んだ付けの際に、耐高温外相により限定された合金混合
比における合金を形成し、この相の融点が外部接続接点
のはんだ材料の融点より少なくとも20℃高く、その際
半導体チップがはんだ付けの際に熱的に損傷される温度
以下のはんだ付け温度によるはんだ付けの際にこの相が
内部拡散により形成され、外部接続接点がはんだ材料と
して同様に電解析出されたはんだ材料を含むことにより
達成される。このフィルムキャリヤ集積回路の製造方法
は、支持フィルムの主面上に全面的に張られた金属はく
上に第1のホトレジスト層を全面的に塗り、接続面、外
部接続接点及び場合によっては完成したフィルムキャリ
ヤ集積回路の導体路などのはんだ材料を含むべき場所が
、ホトレジストを除去されるように第1のホトレジスト
層を形成し、ホトレジストを除去された場所上にはんだ
材料を電解析出し、その結果接続面と外部接続接点がで
き上がり、残っている第1のホトレジスト層を除去し、
第2のホトレジスト層を全面に塗り、接続面、外部接続
接点及び完成したフィルムキャリヤ集積回路の導体路の
存在する場所が、ホトレジストで覆われたままであるよ
うに第2のホトレジスト層を形成し、第2のホトレジス
ト層を除去された面で金属はくをエツチングすることに
より導体路を形成し、残っている第2のホトレジスト層
を除去し、電解析出されたはんだ材料の融点より少なく
とも20℃高く、しかしながら半導体チップがまさに損
傷されない値よりもなお低いような温度で、半導体チッ
プの突起状の接続接点を支持フィルムの接続面にはんだ
付けし、その結果少なくともはんだ付け結合が形成され
る範囲において、前記相の合金混合比にほぼ対応する合
金混合比を有する合金が熱的内部拡散により形成される
ことにより達成される。
この発明ははんだ付け可能な材料から成る金属の導体路
を有する既知の全ての支持フィルムに適用可能である。
を有する既知の全ての支持フィルムに適用可能である。
更にこの発明は使用されている半導体チップに適用され
る半導体技術とは無関係である。唯一の条件は、はんだ
付け工程が行われる突起状の接続接点の少なくとも成る
範囲に用いられる材料がはんだ付け可能であり、この材
料が使用するはんだと共に合金を形成し、この合金の合
金混合比に関する融点曲線が少なくとも一つの耐高温性
相を有し、この相の融点が一方では外部接続接点のはん
だ付けの際に使用される周知のはんだの融点より明らか
に(例えば20℃)高く。
る半導体技術とは無関係である。唯一の条件は、はんだ
付け工程が行われる突起状の接続接点の少なくとも成る
範囲に用いられる材料がはんだ付け可能であり、この材
料が使用するはんだと共に合金を形成し、この合金の合
金混合比に関する融点曲線が少なくとも一つの耐高温性
相を有し、この相の融点が一方では外部接続接点のはん
だ付けの際に使用される周知のはんだの融点より明らか
に(例えば20℃)高く。
他方でははんだ付け工程の際に半導体チップが熱的の損
傷を受けるようなはんだ付け温度を必要としないという
ことである。
傷を受けるようなはんだ付け温度を必要としないという
ことである。
その際突起状の接続接点と使用されるはんだ材料との理
想的な組み合わせは金とインジウムである。インジウム
は約155℃の融点を有する。
想的な組み合わせは金とインジウムである。インジウム
は約155℃の融点を有する。
金との相応の合金の適切に高い融点を有する相はインジ
ウム分が約20ないし50原子%で、その融点は364
℃ないし373℃である(ハンセン()Iansen)
著「二元合金の構造(Constitution of
Binary A11ays ) J1958年、第
123図、第211ページ)、別の組み合わせの可能性
ははんだ材料としてガリウムを、半導体チップの金属の
接続接点のための材料として金を用いることである。こ
の合金はガリウム分が20ないし50原子%でこれに対
応し全会が80ないし50原子%である合金混合比の場
合に275℃ないし341’Cの融点を有し。
ウム分が約20ないし50原子%で、その融点は364
℃ないし373℃である(ハンセン()Iansen)
著「二元合金の構造(Constitution of
Binary A11ays ) J1958年、第
123図、第211ページ)、別の組み合わせの可能性
ははんだ材料としてガリウムを、半導体チップの金属の
接続接点のための材料として金を用いることである。こ
の合金はガリウム分が20ないし50原子%でこれに対
応し全会が80ないし50原子%である合金混合比の場
合に275℃ないし341’Cの融点を有し。
この融点は一方では少なくともはんだの融点245℃を
超え、しかしながら他方でははんだ付け工程の際に半導
体チップの熱的破壊を誘発しない、この相ははんだ付け
工程の際に熱的内部拡散によりはんだ付け時間とはんだ
付け温度に関連して形成される。
超え、しかしながら他方でははんだ付け工程の際に半導
体チップの熱的破壊を誘発しない、この相ははんだ付け
工程の際に熱的内部拡散によりはんだ付け時間とはんだ
付け温度に関連して形成される。
[実施例]
次にこの発明に基づくフィルムキャリヤ集積回路とその
製造工程とを示す図面によりこの発明の詳細な説明する
。
製造工程とを示す図面によりこの発明の詳細な説明する
。
第1図にはこの発明に基づくフィルムキャリヤ集積回路
が平面図で示されている。特にこの発明にとって重要な
特徴を明らかにするために、第1図の切断線■−■によ
る断面図が第2図に示されている。第1図において半導
体チップ1は支持フィルム3の窓状のくり抜き孔4の内
部に配置されている。支持フィルム3は主としてプラス
チック特にカプトンから成る。しかしながら支持フィル
ムはその他の耐熱性プラスチック又はセラミック材料の
ような他の材料から成ることもできる。
が平面図で示されている。特にこの発明にとって重要な
特徴を明らかにするために、第1図の切断線■−■によ
る断面図が第2図に示されている。第1図において半導
体チップ1は支持フィルム3の窓状のくり抜き孔4の内
部に配置されている。支持フィルム3は主としてプラス
チック特にカプトンから成る。しかしながら支持フィル
ムはその他の耐熱性プラスチック又はセラミック材料の
ような他の材料から成ることもできる。
支持フィルム3上には導体路5が配置されており、この
導体路は窓状のくり抜き孔4の中にまで達している。こ
の導体路は窓状のくり抜き孔4の内部のその一端上に接
続面6を備え、この接続面は半導体チップlの突起状の
金属の接続接点2との電気的結合に用いられる。同時に
この導体路5はその電気的結合と共に支持フィルム3へ
の半導体チップ1の機械的な固定手段としても働く、導
体路5は例えば銅のようなはんだ付け可能な材料から成
る。かかる導体路は通常的35μmの厚さである。半導
体チップ1の接続接点2は、接続面6のはんだ材料を用
いた接続接点2のはんだ付けにより生じた合金を含む。
導体路は窓状のくり抜き孔4の中にまで達している。こ
の導体路は窓状のくり抜き孔4の内部のその一端上に接
続面6を備え、この接続面は半導体チップlの突起状の
金属の接続接点2との電気的結合に用いられる。同時に
この導体路5はその電気的結合と共に支持フィルム3へ
の半導体チップ1の機械的な固定手段としても働く、導
体路5は例えば銅のようなはんだ付け可能な材料から成
る。かかる導体路は通常的35μmの厚さである。半導
体チップ1の接続接点2は、接続面6のはんだ材料を用
いた接続接点2のはんだ付けにより生じた合金を含む。
この発明に基づく有利な実施態様においては合金は接続
接点2の容積に関して小さい範囲10だけに形成される
(第4図参照)、小さい範囲10は接続接点2の容積の
1/4ないし1/20とするのが有利である。
接点2の容積に関して小さい範囲10だけに形成される
(第4図参照)、小さい範囲10は接続接点2の容積の
1/4ないし1/20とするのが有利である。
合金の原料は第3図に示すように、接続面6の側ではは
んだ材料であり接続接点2の側では金属であり、この金
属ははんだ付けの際に高い拡散速度による熱的内部拡散
によって、合金の融点が外部接続接点7の純粋なはんだ
材料の融点よりも少なくとも20℃高い耐高温性相が形
成されるような合金混合比において1合金を形成し得る
ような金属である。はんだ付け工程の際に始まる熱的内
部拡散に基づいて、合金の融点を設定されたはんだ付け
温度よりも高くすることができる。
んだ材料であり接続接点2の側では金属であり、この金
属ははんだ付けの際に高い拡散速度による熱的内部拡散
によって、合金の融点が外部接続接点7の純粋なはんだ
材料の融点よりも少なくとも20℃高い耐高温性相が形
成されるような合金混合比において1合金を形成し得る
ような金属である。はんだ付け工程の際に始まる熱的内
部拡散に基づいて、合金の融点を設定されたはんだ付け
温度よりも高くすることができる。
はんだ材料と接続接点2の金属の組み合わせとしてイン
ジウムと金が考えられる。金インジウム合金はインジウ
ム分が20ないし503;(子%の場合に、上記条件を
満たす364℃ないし373’Cの融点を有する耐高温
性相を有する。
ジウムと金が考えられる。金インジウム合金はインジウ
ム分が20ないし503;(子%の場合に、上記条件を
満たす364℃ないし373’Cの融点を有する耐高温
性相を有する。
別の組み合わせはガリウム分が20ないし50M子%で
275℃ないし341℃の融点を有する同様な相を備え
たガリウムと金である。金の代わりに接続接点2は金銅
合金を含むことができる。
275℃ないし341℃の融点を有する同様な相を備え
たガリウムと金である。金の代わりに接続接点2は金銅
合金を含むことができる。
接続接点2ははんだ付けの前に全体が選ばれた金属から
成る必要はなく、接続接点2のはんだ付けが行われる側
の表面範囲に選ばれた金属を有する金属層配列を含むこ
ともできる。金属の層配列から成る接続接点2の構造は
一般に知られている。
成る必要はなく、接続接点2のはんだ付けが行われる側
の表面範囲に選ばれた金属を有する金属層配列を含むこ
ともできる。金属の層配列から成る接続接点2の構造は
一般に知られている。
無電解析出されたはんだの代わりに電解析出されたはん
だ材料を用いることは下記の重要な長所を有する。
だ材料を用いることは下記の重要な長所を有する。
a)電解析出されたはんだの表面は長期にわたりはんだ
付け可能の状態を維持する。無電解析出されたはんだの
場合の2週間ないし最高で3週間に比べて少なくとも1
年はもつ。
付け可能の状態を維持する。無電解析出されたはんだの
場合の2週間ないし最高で3週間に比べて少なくとも1
年はもつ。
b)無電解析出されたはんだは析出の際に横に突き出て
くるホイスカーを形成する(例えば太さIgmないし2
#Lm、長さ5#Lmないし307zm)、ホイスカー
は個々の導体路5又は接続面6の間の今日通常用いられ
る小さい間隔では容易に短絡を形成し得る。ボイスカー
は電解析出の際には生じない。
くるホイスカーを形成する(例えば太さIgmないし2
#Lm、長さ5#Lmないし307zm)、ホイスカー
は個々の導体路5又は接続面6の間の今日通常用いられ
る小さい間隔では容易に短絡を形成し得る。ボイスカー
は電解析出の際には生じない。
C)電解析出によればより大きいはんだ強度が得られる
。
。
第1図、第2図及び特に第5図に示すように。
導体路5の他端には通常のように同一のはんだ材料(同
様に電解析出されるのが有利である)を有する外部接続
接点7が設けられ、その際導体路5の全長に比べて小さ
い範囲8においてもはんだ材料が導体路5を覆うことが
できる。外部接続接点7のはんだ材料の下では導体路5
の材料が全面的に続いている。外部接続接点7のために
電解析出されたはんだの利用の際の長所に関しては、接
続面6の場合と同じことが成り立つ。
様に電解析出されるのが有利である)を有する外部接続
接点7が設けられ、その際導体路5の全長に比べて小さ
い範囲8においてもはんだ材料が導体路5を覆うことが
できる。外部接続接点7のはんだ材料の下では導体路5
の材料が全面的に続いている。外部接続接点7のために
電解析出されたはんだの利用の際の長所に関しては、接
続面6の場合と同じことが成り立つ。
この発明の有利な実施態様においては外部接続接点7の
はんだ材料が接続面6のはんだ材料と別のものであるこ
ともまた可能である。接続面6上及び外部接続接点7上
に析出されたはんだ材料の厚さはそれぞれlμmないし
151Lmとするのが有利である。
はんだ材料が接続面6のはんだ材料と別のものであるこ
ともまた可能である。接続面6上及び外部接続接点7上
に析出されたはんだ材料の厚さはそれぞれlμmないし
151Lmとするのが有利である。
この発明の理論の主旨は支持フィルム3の材料と形状と
には無関係であるので、前記の特徴を有し窓状のくり抜
き孔4を備えていない支持フィルム3を有するフィルム
キャリヤ集積回路もまたこの発明の範囲に属する。そし
てその際にはもちろん導体路5は完全に支持フィルム3
上に配置されている。
には無関係であるので、前記の特徴を有し窓状のくり抜
き孔4を備えていない支持フィルム3を有するフィルム
キャリヤ集積回路もまたこの発明の範囲に属する。そし
てその際にはもちろん導体路5は完全に支持フィルム3
上に配置されている。
耐熱性の相に関して上記温度条件を満たす[はんだ材料
と接続接点2の材料との使用」並びに「電解析出はんだ
材料の使用」との発明上重要な特徴の組み合わせは、フ
ィルムキャリヤ集積回路の製造者が新しい市場を開発す
ることを可能にする。すなわち外部接続接点7に接続さ
れた外部配線無しのフィルムキャリヤ集積回路を販売す
ることが可能である。そして顧客は後に、外部接続接点
7上にかぶせられたはんだの融点と合金10の融点との
間の温度範囲において、半導体チップ1の接続接点と接
続面6との間のはんだ付け結合がゆるむことを心配する
必要が無く、自分自身ではんだ付けによる接続を行うこ
とができる。更に顧客はフィルムキャリヤ集積回路の製
造後1年までは、低下したはんだ付け性により損害を受
けることなく接続を行うことができる。
と接続接点2の材料との使用」並びに「電解析出はんだ
材料の使用」との発明上重要な特徴の組み合わせは、フ
ィルムキャリヤ集積回路の製造者が新しい市場を開発す
ることを可能にする。すなわち外部接続接点7に接続さ
れた外部配線無しのフィルムキャリヤ集積回路を販売す
ることが可能である。そして顧客は後に、外部接続接点
7上にかぶせられたはんだの融点と合金10の融点との
間の温度範囲において、半導体チップ1の接続接点と接
続面6との間のはんだ付け結合がゆるむことを心配する
必要が無く、自分自身ではんだ付けによる接続を行うこ
とができる。更に顧客はフィルムキャリヤ集積回路の製
造後1年までは、低下したはんだ付け性により損害を受
けることなく接続を行うことができる。
第6図ないし第12図に示すように、この発明に基づく
集積回路が次に述べるように製造される。前記材料から
成る支持フィルム3の中に窓状のくり抜き孔4が、例え
ば切断又は打ち抜きにより設けられる。更に支持フィル
ム3の主面が全面的に、すなわち窓状のくり抜き孔4を
含めて、はんだ付け可能な材料から成る金属はく15に
より覆われる。このために例えば厚さ約351Lmの銅
はくが使用できる。このことは専門家にとっては従来の
技術水準として周知である。第8図はこの製造段階にお
ける未完成のフィルムキャリヤ集積回路を示す、金属は
く15により覆われた窓状のくり抜き孔4は破線により
示されている。
集積回路が次に述べるように製造される。前記材料から
成る支持フィルム3の中に窓状のくり抜き孔4が、例え
ば切断又は打ち抜きにより設けられる。更に支持フィル
ム3の主面が全面的に、すなわち窓状のくり抜き孔4を
含めて、はんだ付け可能な材料から成る金属はく15に
より覆われる。このために例えば厚さ約351Lmの銅
はくが使用できる。このことは専門家にとっては従来の
技術水準として周知である。第8図はこの製造段階にお
ける未完成のフィルムキャリヤ集積回路を示す、金属は
く15により覆われた窓状のくり抜き孔4は破線により
示されている。
窓状のくり抜き孔4を設けることはフィルムキャリヤ集
積回路において通常行われるが、しかしながら全く設け
なくてもよい。
積回路において通常行われるが、しかしながら全く設け
なくてもよい。
金属はく15上には次いで全面的に第1のホトレジスト
層9(第9図及び第10図)が塗られ、通常の手段によ
り場所16,17.18が再びホトレジスト層9を除去
されるように形成される。
層9(第9図及び第10図)が塗られ、通常の手段によ
り場所16,17.18が再びホトレジスト層9を除去
されるように形成される。
これらの場所は完成したフィルムキャリヤ集積回路にお
いて、それぞれはんだ材料を含む接続面6、外部接続接
点7及び場合によっては空間的に外部接続接点7に接続
し導体路5の長さに比べて非常に短い導体路5上の範囲
が存在するような場所である。金属はく15上では第1
のホトレジスト層9を除去された場所16,17.18
上にはんだ材料が電解析出される。その際この発明の有
利な実施態様において場所16と18上には場所17上
と異なるはんだ材料を析出することができる。はんだ材
料はそれぞれllLmないし15Bmの厚さに析出され
るのが有利である。その際はんだ材料として特に将来の
接続面6に対しては、相の融点が一方では将来の外部接
続接点7のために用いられるはんだ材料の融点より少な
くとも20’C高く、他方では半導体チップlの接続接
点2にはんだ材料をはんだ付けの際にそのチップが熱的
に損傷を受けない温度より更に下にあるような、耐高温
性相がはんだ付けの際の熱的内部拡散により形成される
ように1合金混合比が設定できる合金を接続接点2の金
属と結合して形成できるようなはんだが用いられる。上
限に対する正確な値ははんだ付け時間とはんだ付けの際
に加えられる接触圧力とばかりではなく、半導体チップ
1に使用される半導体材料にも関係する。その値ははん
だ付け時間1秒、接触圧力20cNでシリコンの場合に
約5500Cである。はんだ材料としてはインジウム又
はガリウムが適している。接続接点2の材料としては半
導体チップlの製造の際に、はんだ付けが行われるべき
側の少なくとも表面範囲に特に金又は金銅合金が用いら
れる。
いて、それぞれはんだ材料を含む接続面6、外部接続接
点7及び場合によっては空間的に外部接続接点7に接続
し導体路5の長さに比べて非常に短い導体路5上の範囲
が存在するような場所である。金属はく15上では第1
のホトレジスト層9を除去された場所16,17.18
上にはんだ材料が電解析出される。その際この発明の有
利な実施態様において場所16と18上には場所17上
と異なるはんだ材料を析出することができる。はんだ材
料はそれぞれllLmないし15Bmの厚さに析出され
るのが有利である。その際はんだ材料として特に将来の
接続面6に対しては、相の融点が一方では将来の外部接
続接点7のために用いられるはんだ材料の融点より少な
くとも20’C高く、他方では半導体チップlの接続接
点2にはんだ材料をはんだ付けの際にそのチップが熱的
に損傷を受けない温度より更に下にあるような、耐高温
性相がはんだ付けの際の熱的内部拡散により形成される
ように1合金混合比が設定できる合金を接続接点2の金
属と結合して形成できるようなはんだが用いられる。上
限に対する正確な値ははんだ付け時間とはんだ付けの際
に加えられる接触圧力とばかりではなく、半導体チップ
1に使用される半導体材料にも関係する。その値ははん
だ付け時間1秒、接触圧力20cNでシリコンの場合に
約5500Cである。はんだ材料としてはインジウム又
はガリウムが適している。接続接点2の材料としては半
導体チップlの製造の際に、はんだ付けが行われるべき
側の少なくとも表面範囲に特に金又は金銅合金が用いら
れる。
はんだ材料の電解析出に続いて残っている第1のホトレ
ジスト層9が通常の手段により除去される。この加工段
階の結果は第11図に示されている。続いて再び金属は
〈15と電解析出されたはんだ材料上に全面的に第2の
ホトレジスト層が塗布され、接続面6、場合によっては
非常に短い範囲8と共に外部接続接点7及び完成したフ
ィルムキャリヤ集積回路の導体路5が存在する場所が、
第12図に示すようにホトレジス)19により覆われた
ままであるように形成される。その後で電解析出により
でき上がった接続面6及び場合によっては非常に短い範
囲8が接続している外部接続接点7に加えて、導体路5
ができ上がるように金属はく15が通常の手段によりエ
ツチングされる。その際第2のホトレジスト層の形成は
、それに続く金属はく15のエツチングの際に少なくと
も接続面6上で電解析出されたはんだ材料が一緒にエツ
チングされないように行わなければならない、かかるエ
ツチングは例えば等方性のアンダカットがあると発生す
る恐れがある。実際にはこのことは形成された第2のホ
トレジスト層19が接続面6の所望の底面より広く覆っ
ている(オーバラップ)ことを意味する。このオーバラ
ップの寸法快足の大まかな法則によれば、各接続面6の
境界線に関してホトレジスト19が電解析出されたはん
だ材料と金属はく15の厚さの和の半分であるようなオ
ーバラップ量を少なくとも持つべきであるということで
ある。
ジスト層9が通常の手段により除去される。この加工段
階の結果は第11図に示されている。続いて再び金属は
〈15と電解析出されたはんだ材料上に全面的に第2の
ホトレジスト層が塗布され、接続面6、場合によっては
非常に短い範囲8と共に外部接続接点7及び完成したフ
ィルムキャリヤ集積回路の導体路5が存在する場所が、
第12図に示すようにホトレジス)19により覆われた
ままであるように形成される。その後で電解析出により
でき上がった接続面6及び場合によっては非常に短い範
囲8が接続している外部接続接点7に加えて、導体路5
ができ上がるように金属はく15が通常の手段によりエ
ツチングされる。その際第2のホトレジスト層の形成は
、それに続く金属はく15のエツチングの際に少なくと
も接続面6上で電解析出されたはんだ材料が一緒にエツ
チングされないように行わなければならない、かかるエ
ツチングは例えば等方性のアンダカットがあると発生す
る恐れがある。実際にはこのことは形成された第2のホ
トレジスト層19が接続面6の所望の底面より広く覆っ
ている(オーバラップ)ことを意味する。このオーバラ
ップの寸法快足の大まかな法則によれば、各接続面6の
境界線に関してホトレジスト19が電解析出されたはん
だ材料と金属はく15の厚さの和の半分であるようなオ
ーバラップ量を少なくとも持つべきであるということで
ある。
この発明の趣旨においては、平面図において(第5図参
照)金属は〈15のエツチングの後に付属の導体路5の
表面により接続面6が完全に囲まれているように、接続
面6上の第2のホトレジスト層を形成することもまた許
される。しかしながら第1及び第2のホトレジスト層の
形成は相対的なずれが生じないように幾何学的に正確に
相互に一致している(例えば使用するホトマスクの相応
する正確な調節により)ことが基本的に非常に重要であ
る。すなわちもし相互のずれがあれば金属はく15のエ
ツチングの際に接続面6上であらかじめ析出されたはん
だ材料の一部が再び除去されるので、接続面6のはんだ
材料の寸法(これについては後述する)が接続接点2に
関してもはや適合しなくなるおそれがある0例えばホト
マスクの調節不良により発生するかかるずれは第13図
に示されている。接続面6の破線で示した部分は導体路
5のための金属はく15のエツチングの際に一緒にエツ
チングされ、すなわち接続面6は許容できないほど小さ
くなる。金属はく15のエツチングの後に、残っている
第2のホトレジスト層19が除去される。
照)金属は〈15のエツチングの後に付属の導体路5の
表面により接続面6が完全に囲まれているように、接続
面6上の第2のホトレジスト層を形成することもまた許
される。しかしながら第1及び第2のホトレジスト層の
形成は相対的なずれが生じないように幾何学的に正確に
相互に一致している(例えば使用するホトマスクの相応
する正確な調節により)ことが基本的に非常に重要であ
る。すなわちもし相互のずれがあれば金属はく15のエ
ツチングの際に接続面6上であらかじめ析出されたはん
だ材料の一部が再び除去されるので、接続面6のはんだ
材料の寸法(これについては後述する)が接続接点2に
関してもはや適合しなくなるおそれがある0例えばホト
マスクの調節不良により発生するかかるずれは第13図
に示されている。接続面6の破線で示した部分は導体路
5のための金属はく15のエツチングの際に一緒にエツ
チングされ、すなわち接続面6は許容できないほど小さ
くなる。金属はく15のエツチングの後に、残っている
第2のホトレジスト層19が除去される。
続いて半導体チップ1の接続接点2が接続面6にはんだ
付けされる。これは通常のように20cNの接触圧力と
、1秒の典型的なはんだ付け時間と、はんだ付けの際に
内部拡散により生じる相の融点以下のはんだ付け温度と
で行われる。
付けされる。これは通常のように20cNの接触圧力と
、1秒の典型的なはんだ付け時間と、はんだ付けの際に
内部拡散により生じる相の融点以下のはんだ付け温度と
で行われる。
その際この発明の理論に基づき、その融点が外部接続接
点7のはんだ材料の融点より少なくとも20℃高いよう
な、使用した材料(例えばインジウム分が20ないし5
0ji子%で全会が80ないし50原子%)から成る耐
高温性相を有する合金混合比の合金がはんだ付けにより
そのときでき上がったはんだ付け結合部に発生するよう
に努められる。その際適用されるはんだ付け温度は発生
した合金の融点より低くすることができる。かかる合金
を得るために次の条件が必要である。
点7のはんだ材料の融点より少なくとも20℃高いよう
な、使用した材料(例えばインジウム分が20ないし5
0ji子%で全会が80ないし50原子%)から成る耐
高温性相を有する合金混合比の合金がはんだ付けにより
そのときでき上がったはんだ付け結合部に発生するよう
に努められる。その際適用されるはんだ付け温度は発生
した合金の融点より低くすることができる。かかる合金
を得るために次の条件が必要である。
a)前記に対応する相を含有した合金が発生するように
使用すべき材料を選び出されなければならない。
使用すべき材料を選び出されなければならない。
b)使用する材料の量の配合はかかる相が形成されるよ
うに相互に調和していなければならない。
うに相互に調和していなければならない。
次に一実施例により使用すべき材料(ここでは金とイン
ジウム)の量の配合をどのようにして決めることができ
るかを示す、接続面6上にはんだ付けすべき接続接点2
の範囲が120X120X18ILmの寸法を有する(
すなわち例えば接続接点2全体が金から成る)という想
定のもとではこの金の重量は4Jigである。インジウ
ム分30原子%(20重量%に相当)の合金の耐高温性
相をはんだ付けの際に得ることができるためには、イン
ジウムの量はIJJ−gに決めなければならない、イン
ジウムの厚さを31Lmと仮定すれば、このことはイン
ジウムにより覆うべき接続面6が200X2007tm
であることに相当する。
ジウム)の量の配合をどのようにして決めることができ
るかを示す、接続面6上にはんだ付けすべき接続接点2
の範囲が120X120X18ILmの寸法を有する(
すなわち例えば接続接点2全体が金から成る)という想
定のもとではこの金の重量は4Jigである。インジウ
ム分30原子%(20重量%に相当)の合金の耐高温性
相をはんだ付けの際に得ることができるためには、イン
ジウムの量はIJJ−gに決めなければならない、イン
ジウムの厚さを31Lmと仮定すれば、このことはイン
ジウムにより覆うべき接続面6が200X2007tm
であることに相当する。
この発明の有利な実施態様においては、はんだ材料が接
続接点2のはんだ付け可能な材料全体に関して決められ
るのではなく、接続接点2の容積の約1/4ないし1/
20であるような範囲10(第4図参照)においてのみ
、はんだ付けの際に前記合金混合比を有する合金が形成
されるように量が決められることが推薦される。このこ
とは一方では半導体チップ1に対して熱的な長所をもた
らし、他方では接続接点2上での半導体チップlの起こ
り得る材料のひずみがはんだ付けの際に避けられる。そ
の涼夏に、はんだ付けの際に接続接点2が全体として溶
け、それにより接触圧力(例えば20cN)に基づき半
導体チップ1と導体路5との間に存在する間隔が減少す
るおそれを避けることができる。すなわちもしこうなっ
たときには、半導体チップlと導体路5との間の望まし
くない電気的短絡を生じるおそれがある。
続接点2のはんだ付け可能な材料全体に関して決められ
るのではなく、接続接点2の容積の約1/4ないし1/
20であるような範囲10(第4図参照)においてのみ
、はんだ付けの際に前記合金混合比を有する合金が形成
されるように量が決められることが推薦される。このこ
とは一方では半導体チップ1に対して熱的な長所をもた
らし、他方では接続接点2上での半導体チップlの起こ
り得る材料のひずみがはんだ付けの際に避けられる。そ
の涼夏に、はんだ付けの際に接続接点2が全体として溶
け、それにより接触圧力(例えば20cN)に基づき半
導体チップ1と導体路5との間に存在する間隔が減少す
るおそれを避けることができる。すなわちもしこうなっ
たときには、半導体チップlと導体路5との間の望まし
くない電気的短絡を生じるおそれがある。
第1図はこの発明に基づくフィルムキャリヤ集積回路の
一実施例の平面図、第2図は第1図に示す集積回路の切
断線■−Hによる断面図、第3図は第2図に示す半導体
チップの接続接点部分のはんだ付け前の拡大断面図、第
4図は第3図に示す部分のはんだ付け後の拡大断面図、
第5図は第1図に示す導体路の拡大平面図、第6図ない
し第12図は第1図に示す集積回路に関するこの発明に
基づく製造方法の一実施例の各段階を示す平面図、第1
3図は第5図に示す接続面部分のホトマスク調整不良に
よるずれを示す拡大平面図である。 1−・・半導体チップ、 2・・拳接続接点、3・・・
支持フィルム、 5・・・導体路、 6・・・接続面、
7−拳・外部接続接点、 8゜10−・・小さい範
囲、 9・・争第1のホトレジスト層、 15
・・Φ金属はく、 16゜17.18・・・はんだ
材料を含むべき場所。 19・・・第2のホトレジスト層。 IG2
一実施例の平面図、第2図は第1図に示す集積回路の切
断線■−Hによる断面図、第3図は第2図に示す半導体
チップの接続接点部分のはんだ付け前の拡大断面図、第
4図は第3図に示す部分のはんだ付け後の拡大断面図、
第5図は第1図に示す導体路の拡大平面図、第6図ない
し第12図は第1図に示す集積回路に関するこの発明に
基づく製造方法の一実施例の各段階を示す平面図、第1
3図は第5図に示す接続面部分のホトマスク調整不良に
よるずれを示す拡大平面図である。 1−・・半導体チップ、 2・・拳接続接点、3・・・
支持フィルム、 5・・・導体路、 6・・・接続面、
7−拳・外部接続接点、 8゜10−・・小さい範
囲、 9・・争第1のホトレジスト層、 15
・・Φ金属はく、 16゜17.18・・・はんだ
材料を含むべき場所。 19・・・第2のホトレジスト層。 IG2
Claims (1)
- 【特許請求の範囲】 1)支持フィルム(3)を備え、はんだ付け可能な材料
から成る金属の導体路(5)がこ の支持フィルム上に設けられ、この導体路 (5)の一端上に接続面(6)が設けられ、またこの導
体路(5)の他端上にはんだ材料により形成され外部配
線とのはんだ付け結合に用いられる外部接続接点(7)
が設けら れ、更にまた突起状の金属の接続接点(2)を有する半
導体チップ(1)を備え、この チップの接続接点(2)が前記接続面(6)とはんだ付
けされ、そのために接続面(6)にはんだ付け結合され
る接続接点の少なくとも表面範囲がはんだ付け可能な材
料から形成されるフィルムキャリヤ集積回路において、
a)接続面(6)が電解析出されたはんだ材料を含み、 b)接続面(6)にはんだ付けされている接続接点(2
)の表面範囲のはんだ付け可能な材料が、電解析出され
たはんだ材料と共にはんだ付けの際に、耐高温性相によ
り限定された合金混合比における合金を形成し、この相
の融点が外部接続接点(7)のはんだ材料の融点より少
なくとも20℃高く、その際半 導体チップ(1)がはんだ付けの際に熱的に損傷される
温度以下のはんだ付け温度によるはんだ付けの際にこの
相が内部拡散により形成され、 c)外部接続接点(7)がはんだ材料として同様に電解
析出されたはんだ材料を含む ことを特徴とするフィルムキャリヤ集積回 路。 2)支持フィルム(3)が主としてプラスチック、特に
カプトンから成ることを特徴とする特許請求の範囲第1
項記載のフィルムキャリヤ集積回路。 3)金属の導体路(5)が外部接続接点(7)のすぐそ
ばで、導体路(5)の長さに比べて小さい範囲(8)内
において、同様に電解析出されたはんだ材料を含むこと
を特徴とする特許請求の範囲第1項又は第2項記載のフ
ィルムキャリヤ集積回路。 4)電解析出されたはんだ材料としてインジウムが用い
られることを特徴とする特許請求の範囲第1項ないし第
3項のいずれか1項に記載のフィルムキャリヤ集積回路
。 5)電解析出されたはんだ材料としてガリウムが用いら
れることを特徴とする特許請求の範囲第1項ないし第3
項のいずれか1項に記載のフィルムキャリヤ集積回路。 6)接続接点(2)のはんだ付け可能な材料が主として
金であることを特徴とする特許請求の範囲第1項ないし
第5項のいずれか1項に記載のフィルムキャリヤ集積回
路。 7)接続接点(2)のはんだ付け可能な材料が主として
金銅合金であることを特徴とする特許請求の範囲第1項
ないし第5項のいずれか1項に記載のフィルムキャリヤ
集積回路。 8)接続面(6)のはんだ材料が外部接続接点(7)の
はんだ材料と別の物であることを特徴とする特許請求の
範囲第1項ないし第7項のいずれか1項に記載のフィル
ムキャリヤ集積回路。 9)外部接続接点(7)のはんだ材料の厚さが1μmな
いし15μmであることを特徴とする特許請求の範囲第
1項ないし第8項のいずれか1項に記載のフィルムキャ
リヤ集積回 路。 10)接続面(6)のはんだ材料の厚さがはんだ付け前
に1μmない15μmであることを特徴とする特許請求
の範囲第1項ないし第9項のいずれか1項に記載のフィ
ルムキャリヤ集積回路。 11)接続面(6)のはんだ材料の量が、はんだ材料と
してインジウムを用いかつ接続接点(2)の材料として
金を用いた場合に、はんだ付けにより形成される合金の
合金混合比がインジウム分20ないし50原子%でこれ
に応じ金分80ないし50原子%となるように決められ
ることを特徴とする特許請求の範囲第1項ないし第10
項のいずれか1項に記載のフィルムキャリヤ集積回路。 12)接続面(6)のはんだ材料を用いた半導体チップ
(1)の接続接点(2)のはんだ付けにより生じる合金
が、接続接点(2)の容積に関して小さい範囲(10)
だけに形成されていることを特徴とする特許請求の範囲 第1項ないし第11項のいずれか1項に記載のフィルム
キャリヤ集積回路。 13)前記小さい範囲(10)が半導体チップ(1)の
接続接点(2)の容積の1/4ないし1/20であるこ
とを特徴とする特許請求の範囲第12項記載のフィルム
キャリヤ集積回路。 14)支持フィルム(3)がその主面上に全面的にはん
だ付け可能な材料から成る金属はく(15)を張られて
いるフィルムキャリヤ集積回路の製造方法において、次
の製造段階、a)金属はく(15)上に第1のホトレジ
スト層(9)を全面的に塗り、 b)接続面(6)、外部接続接点(7)及び場合によっ
ては完成したフィルムキャリヤ集積回路の導体路(5)
などのはんだ材料を含むべき場所(16、17、18)
が、ホトレジスト(9)を除去されるように第1のホト
レジスト層(9)を形成し、 c)ホトレジスト(9)を除去された場所 (16、17、18)上にはんだ材料を電解析出し、そ
の結果接続面(6)と外部接続接点(7)ができ上がり
、 d)残っている第1のホトレジスト層(9)を除去し、 e)第2のホトレジスト層を全面に塗り、 f)接続面(6)、外部接続接点(7)及び完成したフ
ィルムキャリヤ集積回路の導体 路(5)の存在する場所が、ホトレジスト (19)で覆われたままであるように第2のホトレジス
ト層を形成し、 g)第2のホトレジスト層を除去された面で金属はく(
15)をエッチングすることにより導体路(5)を形成
し、 h)残っている第2のホトレジスト層 (19)を除去し、 i)電解析出されたはんだ材料の融点より少なくとも2
0℃高く、しかしながら半導体 チップ(1)がまさに損傷されない値よりもなお低いよ
うな温度で、半導体チップ(1)の突起状の接続接点(
2)を支持フィルム (3)の接続面(6)にはんだ付けし、その結果少なく
ともはんだ付け結合が形成される範囲(10)において
、前記相の合金混合比にほぼ対応する合金混合比を有す
る合金が熱的内部拡散により形成される、 を採用することを特徴とするフィルムキャリヤ集積回路
の製造方法。 15)接続接点(2)のはんだ付け可能な材料として、
また電解析出されるはんだ材料として、それらの合金が
合金混合比に関係して少なくとも一つの耐高温性相を有
し、この相の融点が外部接続接点(7)のはんだ材料の
融点より少なくとも20℃高いような材料が 選定されることを特徴とする特許請求の範囲第14項記
載の製造方法。 16)はんだ材料としてインジウムが電解析出されるこ
とを特徴とする特許請求の範囲 第14項又は第15項記載の製造方法。 17)はんだ材料としてガリウムが電解析出されること
を特徴とする特許請求の範囲第14項又は第15項記載
の製造方法。 18)支持フィルム(3)の材料として主としてプラス
チック、特にカプトンが用いられることを特徴とする特
許請求の範囲第14項ないし第17項のいずれか1項に
記載の製造方法。 19)金属の接続接点(2)が、接続面(6)とのはん
だ付けを行われる側の少なくとも表面範囲において、主
として金から成るように構成されることを特徴とする特
許請求の範囲第14項ないし第18項のいずれか1項に
記載の製造方法。 20)金属の接続接点(2)が、接続面(6)とのはん
だ付けを行われる側の少なくとも表面範囲において、主
として金銅合金から成るように構成されていることを特
徴とする特許請求の範囲第14項ないし第18項のいず
れか1項に記載の製造方法。 21)外部接続接点(7)のはんだ材料として、接続面
(6)のはんだ材料とは異なるはんだ材料が電解析出さ
れることを特徴とする特許請求の範囲第14項ないし第
20項のいずれか1項に記載の製造方法。 22)はんだ材料が1μmないし15μmの厚さに析出
されることを特徴とする特許請求の範囲第14項ないし
第21項のいずれか1項に記載の製造方法。 23)はんだ材料が接続面(6)及び外部接続接点(7
)上にそれぞれ全面的に析出されることを特徴とする特
許請求の範囲第14項ないし第22項のいずれか1項に
記載の製造方法。 24)接続面(6)上に析出されるはんだ材料の量が、
はんだ材料としてインジウムを用い接続接点(2)の材
料として金を用いる場合に、両金属のはんだ付けにより
生じる合金がインジウム分20ないし50原子%、金分 80ないし50原子%を含むように決めら れ、このことが前記耐高温性相に相応することを特徴と
する特許請求の範囲第14項ないし第23項のいずれか
1項に記載の製造方 法。 25)接続面(6)上に析出されるはんだ材料の量が接
続接点(2)のはんだ付け可能な材料の量に関して、両
材料のはんだ付けにより生じる合金が前記相におけるこ
れら材料の合金混合比に相応する合金混合比でもって接 続接点(2)の各容積に関して小さい範囲 (10)の中だけに形成されるように、決 められることを特徴とする特許請求の範囲 第14項ないし第24項のいずれか1項に記載の製造方
法。 26)小さい範囲(10)が突起状の接続接点(2)の
容積の1/4ないし1/20であるように決められるこ
とを特徴とする特許請求の範囲第25項記載の製造方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3506560.5 | 1985-02-25 | ||
| DE3506560 | 1985-02-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61196546A true JPS61196546A (ja) | 1986-08-30 |
Family
ID=6263489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036465A Pending JPS61196546A (ja) | 1985-02-25 | 1986-02-20 | フイルムキヤリヤ集積回路とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0193128A3 (ja) |
| JP (1) | JPS61196546A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7060601B2 (en) * | 2003-12-17 | 2006-06-13 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| US7049170B2 (en) | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
| EP2269494A1 (de) | 2009-06-30 | 2011-01-05 | Braun GmbH | Kopfteil für ein Rührwerkzeug |
| EP2269493A1 (de) | 2009-06-30 | 2011-01-05 | Braun GmbH | Nabe für ein Rührwerkzeug |
| EP2269491A1 (de) | 2009-06-30 | 2011-01-05 | Braun GmbH | Rührwerkzeug für schwere Teige |
| EP2269492A1 (de) | 2009-06-30 | 2011-01-05 | Braun GmbH | Rührwerkzeug für Rührschüsseln |
| DE202009009042U1 (de) | 2009-06-30 | 2009-11-19 | Braun Gmbh | Kopfteil für ein Rührwerkzeug |
| DE202009009041U1 (de) | 2009-06-30 | 2009-11-19 | Braun Gmbh | Drehmomentgünstiges Rührwerkzeug |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3436818A (en) * | 1965-12-13 | 1969-04-08 | Ibm | Method of fabricating a bonded joint |
| FR1536867A (fr) * | 1966-09-17 | 1968-08-16 | Nippon Electric Co | Dispositifs semi-conducteurs à liaisons de surface |
| JPS557022B1 (ja) * | 1968-05-10 | 1980-02-21 | ||
| DE2414297C3 (de) * | 1974-03-25 | 1980-01-17 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente |
| DE2443245A1 (de) * | 1974-09-10 | 1976-03-18 | Siemens Ag | Verfahren zum herstellen einer multichip-verdrahtung |
| US3986255A (en) * | 1974-11-29 | 1976-10-19 | Itek Corporation | Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein |
| JPS5826828B2 (ja) * | 1978-04-26 | 1983-06-06 | 新光電気工業株式会社 | テ−プキヤリアの製造方法 |
| JPS5815252A (ja) * | 1981-07-20 | 1983-01-28 | Hitachi Ltd | バンプ構造 |
| FR2550010A1 (fr) * | 1983-07-28 | 1985-02-01 | Flonic Sa | Module electronique pour carte a memoire et procede de fabrication de ce module |
-
1986
- 1986-02-20 JP JP61036465A patent/JPS61196546A/ja active Pending
- 1986-02-21 EP EP86102265A patent/EP0193128A3/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0193128A3 (de) | 1987-05-27 |
| EP0193128A2 (de) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61196564A (ja) | フイルムキヤリヤ集積回路とその製造方法 | |
| US4530152A (en) | Method for encapsulating semiconductor components using temporary substrates | |
| US5421081A (en) | Method for producing electronic part mounting structure | |
| JPH05190598A (ja) | 半導体チップ整合用の光形成可能な型板 | |
| JP2653179B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JPH04263462A (ja) | 半導体装置及びその製造方法 | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JP3049948B2 (ja) | パッケージの製造方法 | |
| US6281445B1 (en) | Device and method for connecting two electronic components | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JP2892455B2 (ja) | Tabテープ | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| US6509207B1 (en) | Soldering method and apparatus for a chip and electronic devices | |
| JPH10294318A (ja) | 電子部品 | |
| JPS5944834A (ja) | 電子回路素子のダイボンデイング方法 | |
| JPH06232317A (ja) | 多端子電子部品とその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH05218268A (ja) | 半導体装置 | |
| US6602431B2 (en) | Enhancements in sheet processing and lead formation | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP2717728B2 (ja) | リードフレームの製造方法 | |
| CN1319129C (zh) | 焊锡凸块的形成方法 | |
| JPH07240420A (ja) | バンプ電極付き半導体装置およびその形成方法 | |
| JPH0158863B2 (ja) |