JPS61199140A - デ−タ入力装置のメモリチエツク方式 - Google Patents
デ−タ入力装置のメモリチエツク方式Info
- Publication number
- JPS61199140A JPS61199140A JP60040937A JP4093785A JPS61199140A JP S61199140 A JPS61199140 A JP S61199140A JP 60040937 A JP60040937 A JP 60040937A JP 4093785 A JP4093785 A JP 4093785A JP S61199140 A JPS61199140 A JP S61199140A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- bus
- memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕 ′
概要
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段(第1図)作用
実施例
(a)一実施例装置の外観構成の説明
(第2図、第3図、第4図)
(bl−実施例装置の内部構成の説明(第5図)(C1
一実施例装置の動作の説明(第6図)発明の効果 〔概要〕 データ入力装置のデータ格納用メモリのチェックを行う
メモリチェ・ツク方式であって、フ0ロセ・ノサがデー
タ入力待ちの時にデータ格納用メモIJの内容を退避エ
リアに退避した後、チェックパターンの書込み/読出し
を行ってデータ格納用メモリをプロセッサの空き時間を
利用して行うようにしたものである。
一実施例装置の動作の説明(第6図)発明の効果 〔概要〕 データ入力装置のデータ格納用メモリのチェックを行う
メモリチェ・ツク方式であって、フ0ロセ・ノサがデー
タ入力待ちの時にデータ格納用メモIJの内容を退避エ
リアに退避した後、チェックパターンの書込み/読出し
を行ってデータ格納用メモリをプロセッサの空き時間を
利用して行うようにしたものである。
本発明は、データ入力装置のデータ格納用メモリのチェ
ックをプロセッサの空き時間を利用して行うメモリチェ
ック方式に関する。
ックをプロセッサの空き時間を利用して行うメモリチェ
ック方式に関する。
プロセッサに何等かの処理を行わせるためには、データ
の入力が必要であり、このために人間の手操作によるキ
ー人カニニットや音声入カニニット、文字、バーコード
等の入カニニットが用いられる。
の入力が必要であり、このために人間の手操作によるキ
ー人カニニットや音声入カニニット、文字、バーコード
等の入カニニットが用いられる。
このような入カニニットを備えたデータ入力装置では、
一般データ以外にコマンドデータも入力でき、これらの
入力されたデータはデータ格納用メモリにプロセッサの
制御のもとに格納される。
一般データ以外にコマンドデータも入力でき、これらの
入力されたデータはデータ格納用メモリにプロセッサの
制御のもとに格納される。
係るデータ格納用メモリは、ICメモリの高集積化に伴
いその実装容量が増大しており、大量のデータの格納が
可能となっている。
いその実装容量が増大しており、大量のデータの格納が
可能となっている。
ところで、データ格納用メモリが使用に伴いビット破壊
されることがある。破壊の原因は種々考えられるが、α
線の影響や振動、静電気等があり、使用環境によって種
々のものが考えられる。
されることがある。破壊の原因は種々考えられるが、α
線の影響や振動、静電気等があり、使用環境によって種
々のものが考えられる。
このためメモリのチェックが必要となる。
このようなメモリのチェックとしては、従来パリティビ
ットをデータに付してメモリアクセス時にパリティチェ
ックを行う方法と、装置のイニシャライズ時にメモリに
チェックパターンの書込み/読出しを行って正常性をチ
ェックする方法とが知られている。
ットをデータに付してメモリアクセス時にパリティチェ
ックを行う方法と、装置のイニシャライズ時にメモリに
チェックパターンの書込み/読出しを行って正常性をチ
ェックする方法とが知られている。
しかしながら、従来の前者の方法はビット破壊によって
ビット@1”となったままのメモリセルに“1”を書込
んだ時や逆にビット破壊によってビット“O”となった
ままのメモリセルに“0”を書込んだ場合にはメモリの
破壊を検出できず、ビット“1”となったままのメモリ
セルに“0”(又はその逆)が書込まれて、次に読出さ
れて始めてメモリエラーが検出されるから、その書込ん
だデータは破壊されてしまうという問題がある。
ビット@1”となったままのメモリセルに“1”を書込
んだ時や逆にビット破壊によってビット“O”となった
ままのメモリセルに“0”を書込んだ場合にはメモリの
破壊を検出できず、ビット“1”となったままのメモリ
セルに“0”(又はその逆)が書込まれて、次に読出さ
れて始めてメモリエラーが検出されるから、その書込ん
だデータは破壊されてしまうという問題がある。
一方、後者の方法は、書込む前にメモリチェックが行わ
れるから、係る問題は生じないが、大容量のメモリを搭
載している場合には、メモリチェックのための時間が長
くなり、イニシャライズ時の他の診断動作を含めると、
電源オン時から数分もしないとデータ入力ができないと
いう問題があり、特にポータプル端末の如き装置では、
1回のデータ入力が少な(数分で済むのにそれに対する
待ち時間が同程度もかかるという事態が生じ、操作性が
悪いという問題も生じてくる。
れるから、係る問題は生じないが、大容量のメモリを搭
載している場合には、メモリチェックのための時間が長
くなり、イニシャライズ時の他の診断動作を含めると、
電源オン時から数分もしないとデータ入力ができないと
いう問題があり、特にポータプル端末の如き装置では、
1回のデータ入力が少な(数分で済むのにそれに対する
待ち時間が同程度もかかるという事態が生じ、操作性が
悪いという問題も生じてくる。
本発明は、電源オン後直ちにデータ入力でき且つ格納デ
ータの信頼性も高めることができるデータ入力装置のメ
モリチェアク方式を提供することを目的とする。
ータの信頼性も高めることができるデータ入力装置のメ
モリチェアク方式を提供することを目的とする。
第1図は本発明の原理説明図である。
図中、1はプロセッサ(以下、CPUと称す)であり、
マイクロプロセッサで構成され、後述するデータ入力部
から入力される一般データ、コマンドデータで演算、検
索等の処理を実行するもの、2はメモリであり、入力さ
れたデータを格納するものであり、メモリチェックのた
めに使用される退避エリア20が設けられているもの、
3はデータ入力部であり、例えばキー人カニニットで構
成され、テンキーや各種のファンクシランキーを有して
いるもの、4はバスであり、CPUIとメモ+72、デ
ータ入力部3とを接続するものである。
マイクロプロセッサで構成され、後述するデータ入力部
から入力される一般データ、コマンドデータで演算、検
索等の処理を実行するもの、2はメモリであり、入力さ
れたデータを格納するものであり、メモリチェックのた
めに使用される退避エリア20が設けられているもの、
3はデータ入力部であり、例えばキー人カニニットで構
成され、テンキーや各種のファンクシランキーを有して
いるもの、4はバスであり、CPUIとメモ+72、デ
ータ入力部3とを接続するものである。
ここで、CPUIはバス4を介しデータ入力部3のデー
タ入力の有無を読取り、入力待ちの状態では、メモリ2
のチェックを行うようにしている。
タ入力の有無を読取り、入力待ちの状態では、メモリ2
のチェックを行うようにしている。
データ入力装置では、人間がデータを入力する関係上、
データ入力速度に比しCPUIの動作速度は極めて早い
。このため、一般には、データ入力部3から特別の演算
や検索等がコマンドとして入力されない限りCPUIは
それ程応答速度が要求されず、入力待ちの状態が多い。
データ入力速度に比しCPUIの動作速度は極めて早い
。このため、一般には、データ入力部3から特別の演算
や検索等がコマンドとして入力されない限りCPUIは
それ程応答速度が要求されず、入力待ちの状態が多い。
従ってこの入力待ちの時間を利用してメモリチェックを
行うことができる。
行うことができる。
即ち、CPUIはバス4を介し矢印■、■の如くデータ
入力部3のデータ入力を読みに行き、データ入力があれ
ば、入力データに従って処理を行うが、データ入力がな
ければ、矢印■の如くメモI72のチェックを行う。こ
のチェックはチェックすべきアドレスの内容を矢印■の
如く退避エリア20に退避させ、そのアドレスに矢印■
に示す如く特定のチェックパターンを書込んだ後続出し
、照合を行い、そのアドレスをチェックし、正常なら退
避エリア20の内容を元のアドレスに矢印■の如く戻す
ものである。
入力部3のデータ入力を読みに行き、データ入力があれ
ば、入力データに従って処理を行うが、データ入力がな
ければ、矢印■の如くメモI72のチェックを行う。こ
のチェックはチェックすべきアドレスの内容を矢印■の
如く退避エリア20に退避させ、そのアドレスに矢印■
に示す如く特定のチェックパターンを書込んだ後続出し
、照合を行い、そのアドレスをチェックし、正常なら退
避エリア20の内容を元のアドレスに矢印■の如く戻す
ものである。
(al−実施例の装置の構成の説明。
第2図は本発明の一実施例データ入力装置の外観図であ
り、携帯可能なポータプル端末を示しており、第3図は
第2図構成のデータ入力装置の使用例説明図である。
り、携帯可能なポータプル端末を示しており、第3図は
第2図構成のデータ入力装置の使用例説明図である。
図中、PTはハンドベルトターミナルであり、オペレー
タが手に持ってデータ入力等の操作を行うものであり、
第5図にて内部構成を後述するように、内部に動作用電
池と、CPUIと、メモリ2と、バス4及びインターフ
ェイス回路等を有しているもの、BDは本体であり、S
Wはパワースイッチであり、本体BDの上面上部に設け
られ、電源投入/切断を行うためのスイッチであり、3
はデータ入力部としてのキ一部であり、7行5列のキー
を有し、テンキーrOJ〜「9」、入力指示キーrEN
TERJの他に必要なアルファベットキー及びファンク
シランキーが設けられており、テンキー及びアルファベ
ットキーで一般データを入力し、rENTERJキー及
びファンクシランキーで機能(処理内容)を入力するも
の、5はディスプレイであり、液晶ディスプレイで構成
され、本体BDの上面上部に設けられ、入力データ等を
表示するもの、8はコネクタであり、本体BDの側面に
設けられ、通信ユニットやプリンタユニット等の外部機
器と接続してデータ、コマンドのやりとりを行うための
ものであり、第4図(A)にて後述するものである。
タが手に持ってデータ入力等の操作を行うものであり、
第5図にて内部構成を後述するように、内部に動作用電
池と、CPUIと、メモリ2と、バス4及びインターフ
ェイス回路等を有しているもの、BDは本体であり、S
Wはパワースイッチであり、本体BDの上面上部に設け
られ、電源投入/切断を行うためのスイッチであり、3
はデータ入力部としてのキ一部であり、7行5列のキー
を有し、テンキーrOJ〜「9」、入力指示キーrEN
TERJの他に必要なアルファベットキー及びファンク
シランキーが設けられており、テンキー及びアルファベ
ットキーで一般データを入力し、rENTERJキー及
びファンクシランキーで機能(処理内容)を入力するも
の、5はディスプレイであり、液晶ディスプレイで構成
され、本体BDの上面上部に設けられ、入力データ等を
表示するもの、8はコネクタであり、本体BDの側面に
設けられ、通信ユニットやプリンタユニット等の外部機
器と接続してデータ、コマンドのやりとりを行うための
ものであり、第4図(A)にて後述するものである。
第3図中、CIUは通信インターフェイスユニットであ
り、ハンドベルトターミナルPTを収容する収容部を有
、し、その底部にはハンドベルトターミナルPTのコネ
クタ8と接続されるコネクタ9(第4図(B)にて後述
)が設けられ、第3図の如くハンドベルトターミナルP
Tが収容部に収容されると、コネクタ8と9とでコネク
タ接続され、ハンドベルトターミナルPTのメモリ2内
の入力データをホストコンピュータへ送信するものであ
る。
り、ハンドベルトターミナルPTを収容する収容部を有
、し、その底部にはハンドベルトターミナルPTのコネ
クタ8と接続されるコネクタ9(第4図(B)にて後述
)が設けられ、第3図の如くハンドベルトターミナルP
Tが収容部に収容されると、コネクタ8と9とでコネク
タ接続され、ハンドベルトターミナルPTのメモリ2内
の入力データをホストコンピュータへ送信するものであ
る。
係るハンドベルトターミナルPTの使用例を説明すると
、オペレータは取引先(スーパーマーケット等)におい
てハンドベルトターミナルPTを手に持って商品を確認
しながら、商品の品種や数量等をキ一部3を操作して入
力し、ディスプレイ5で入力データを確認する。入力デ
ータは、CPU1で処理されメモリ2に格納される。
、オペレータは取引先(スーパーマーケット等)におい
てハンドベルトターミナルPTを手に持って商品を確認
しながら、商品の品種や数量等をキ一部3を操作して入
力し、ディスプレイ5で入力データを確認する。入力デ
ータは、CPU1で処理されメモリ2に格納される。
そして、オペレータは例えば車輌に積込んであるプリン
タ装置(図示せず)にハンドベルトターミナルPTを接
続し、伝票を発行して、取引先に渡す。又、自己の事務
所に戻った時に事務所に設けられた通信インターフェイ
スユニットCIUにハンドベルトターミナルPTを接続
し、入力データをホストコンピュータに送信して、売上
げ集計等に供する。
タ装置(図示せず)にハンドベルトターミナルPTを接
続し、伝票を発行して、取引先に渡す。又、自己の事務
所に戻った時に事務所に設けられた通信インターフェイ
スユニットCIUにハンドベルトターミナルPTを接続
し、入力データをホストコンピュータに送信して、売上
げ集計等に供する。
第4図はこれらのハンドベルトターミナルPT及び通信
インターフェイスユニットCrUに設けられたコネクタ
8及び9の構成図である。
インターフェイスユニットCrUに設けられたコネクタ
8及び9の構成図である。
第4図(A)中、80a、80bはガイド孔であり、通
信インターフェイスユニットCIUに設けられた他方の
コネクタ9の後述する位置合せ用スタンドを受は入れる
ためのもの、81a〜81dはリード端子用孔であり、
他方のコネクタ9の後述する信号線用ピンを各々受は入
れ、信号線の電気的接続を行うためのもの、82は光接
続部であり、3つの発光素子(発光ダイオード)83と
、6つの受光素子(フォトトランジスタ)84とで構成
され、後述する他方のコネクタ9の6つの発光素子及び
3つの受光素子と対向して光結合による信号のやりとり
を行うもの、85はコネクタ支持部であり、ガイド孔8
0a、80b、リード端子用孔81a〜81d、光接続
部82とが設けられるものである。
信インターフェイスユニットCIUに設けられた他方の
コネクタ9の後述する位置合せ用スタンドを受は入れる
ためのもの、81a〜81dはリード端子用孔であり、
他方のコネクタ9の後述する信号線用ピンを各々受は入
れ、信号線の電気的接続を行うためのもの、82は光接
続部であり、3つの発光素子(発光ダイオード)83と
、6つの受光素子(フォトトランジスタ)84とで構成
され、後述する他方のコネクタ9の6つの発光素子及び
3つの受光素子と対向して光結合による信号のやりとり
を行うもの、85はコネクタ支持部であり、ガイド孔8
0a、80b、リード端子用孔81a〜81d、光接続
部82とが設けられるものである。
第4図(B)中、90a、90bは位置合せ用スタンド
であり、ハンドベルトターミナルPTの一方のコネクタ
8のガイド孔80a、8Qbに挿入されて、コネクタ8
及び9の接続時の保持と位置合せを行うもの、91a〜
91dは信号線用ピンであり、一方のコネクタ8のリー
ド端子用孔81a〜81dに挿入されて、信号線の電気
的接続を行うもの、92は光接続部であり、6つの発光
素子(発光ダイオード)94と、3つの受光素子(フォ
トトランジスタ) 93とで構成され、一方のコネクタ
8との接続時、各々一方のコネクタ8の6つの受光素子
84と、3つの発光素子83とに対向し、光結合による
信号のやりとりを行うもの、95はコネクタ支持部であ
り、位置合せ用スタンド90a、90b1信号線用ビン
91a〜91d、光接続部92が設けられるものである
。
であり、ハンドベルトターミナルPTの一方のコネクタ
8のガイド孔80a、8Qbに挿入されて、コネクタ8
及び9の接続時の保持と位置合せを行うもの、91a〜
91dは信号線用ピンであり、一方のコネクタ8のリー
ド端子用孔81a〜81dに挿入されて、信号線の電気
的接続を行うもの、92は光接続部であり、6つの発光
素子(発光ダイオード)94と、3つの受光素子(フォ
トトランジスタ) 93とで構成され、一方のコネクタ
8との接続時、各々一方のコネクタ8の6つの受光素子
84と、3つの発光素子83とに対向し、光結合による
信号のやりとりを行うもの、95はコネクタ支持部であ
り、位置合せ用スタンド90a、90b1信号線用ビン
91a〜91d、光接続部92が設けられるものである
。
コネクタ8とコネクタ9とを接続するには、コネクタ9
の位置合せ用スタッド90a、90bがコネクタ8のガ
イド孔80a、80bに挿入されるようにハンドベルト
ターミナルPTを通信インターフェイスユニットCIU
に挿入する。
の位置合せ用スタッド90a、90bがコネクタ8のガ
イド孔80a、80bに挿入されるようにハンドベルト
ターミナルPTを通信インターフェイスユニットCIU
に挿入する。
これによってコネクタ9の信号線用ビン91a〜91d
はコネクタ8のリード端子用孔81a〜81dに挿入さ
れ、電気的接続が行なわれ、又コネクタ9の光接続部9
2とコネクタ8の光接続部82が対向し、その発光素子
93はその受光素子84に、その受光素子94はその発
光素子83に対向し光結合が可能となる。
はコネクタ8のリード端子用孔81a〜81dに挿入さ
れ、電気的接続が行なわれ、又コネクタ9の光接続部9
2とコネクタ8の光接続部82が対向し、その発光素子
93はその受光素子84に、その受光素子94はその発
光素子83に対向し光結合が可能となる。
このような光結合を用いたコネクタにおいては、光結合
に不向きな電力供給用、接続検出用及びシグナルグラン
ド用信号線は信号線用ピン918〜91dとリード端子
用孔8La〜81dの電気的接続によって行ない。一方
、光結合のできるデータ線、クロック線等は光接続部9
2と82との光結合によって行うようにしている。光結
合による接続は、機械的接続による電気的接線に対し、
ビンの摩耗劣化による接続不良を考慮せずに済むので信
頼性の高い接続ができ、且つ電気的に分離されており端
子が露出していないから、静電気の影響による内部回路
の破壊も防止できる。
に不向きな電力供給用、接続検出用及びシグナルグラン
ド用信号線は信号線用ピン918〜91dとリード端子
用孔8La〜81dの電気的接続によって行ない。一方
、光結合のできるデータ線、クロック線等は光接続部9
2と82との光結合によって行うようにしている。光結
合による接続は、機械的接続による電気的接線に対し、
ビンの摩耗劣化による接続不良を考慮せずに済むので信
頼性の高い接続ができ、且つ電気的に分離されており端
子が露出していないから、静電気の影響による内部回路
の破壊も防止できる。
伽)一実施例の内部構成の説明。
第5図は本発明の一実施例内部ブロック図である。
図中、第1図、第2図及び第4図で示したものと同一の
ものは同一の記号で示してあり、4aはアドレスバスで
あり、バス4の一部であり、アドレスのやりとりを行う
ためのもの、4bはデータバスであり、バス4の一部で
ありコマンドのやりとりを行うためのもの、6はプログ
ラム格納用メモリ (以下ROMと称す)であり、プロ
グラムを格納するものであり、リードオンリーメモリで
構成されるもの、10はインターフェイス回路であり、
コネクタ8を介し外部機器とR3−232Cインターフ
ェイス手順で送受信を行うためのもの、11は電池であ
り、装置内部に動作電圧Vccを供給するものであり、
通信ユニットCIUとの接続時には、通信ユニットCI
Uの電源よりコネクタ9のビン91cを介しコネクタ8
より充電電圧BVが与えられ充電されるとともに、充電
中はコネクタ9のビン91dを介し同様に電源より各部
に動作電圧Vccが与えられるものである。30.50
.70はポートであり、入出力レジスタで構成され、ポ
ート30はキ一部3のためのもの、ボート50はディス
プレイ5のためのもの、ボート70はインターフェイス
回路10及びブザーのためのものであり、51はディス
プレイコントローラであり、ディスプレイ5を画面制御
するもの、52は表示用バッファ(以下バッファと称す
)であり、表示すべきデータを格納しておくもの、71
はブザーであり、警報を発するためのもの、72はタイ
マであり、CPUIの処理の一部とじての1時のための
ものである。
ものは同一の記号で示してあり、4aはアドレスバスで
あり、バス4の一部であり、アドレスのやりとりを行う
ためのもの、4bはデータバスであり、バス4の一部で
ありコマンドのやりとりを行うためのもの、6はプログ
ラム格納用メモリ (以下ROMと称す)であり、プロ
グラムを格納するものであり、リードオンリーメモリで
構成されるもの、10はインターフェイス回路であり、
コネクタ8を介し外部機器とR3−232Cインターフ
ェイス手順で送受信を行うためのもの、11は電池であ
り、装置内部に動作電圧Vccを供給するものであり、
通信ユニットCIUとの接続時には、通信ユニットCI
Uの電源よりコネクタ9のビン91cを介しコネクタ8
より充電電圧BVが与えられ充電されるとともに、充電
中はコネクタ9のビン91dを介し同様に電源より各部
に動作電圧Vccが与えられるものである。30.50
.70はポートであり、入出力レジスタで構成され、ポ
ート30はキ一部3のためのもの、ボート50はディス
プレイ5のためのもの、ボート70はインターフェイス
回路10及びブザーのためのものであり、51はディス
プレイコントローラであり、ディスプレイ5を画面制御
するもの、52は表示用バッファ(以下バッファと称す
)であり、表示すべきデータを格納しておくもの、71
はブザーであり、警報を発するためのもの、72はタイ
マであり、CPUIの処理の一部とじての1時のための
ものである。
係る構成のデータ入力装置の基本的動作は、CPUIが
アドレスバス4aよりキ一部3の入力内容をボー)30
を介してデータバス4bより読出し、入力内容を解読し
て、処理(例えば、加減算、掛算、割算等の演算処理や
検索処理)が指示されれば、その指示された処理を実行
し、一般データであれば、アドレスバス4aを介し表示
バッファ52及びデータ格納メモリ2に係るデータをデ
ータバスを介し与えて格納せしめる。又、ディスプレイ
コントローラ51はポート50を介しDMAモードで表
示バッファ52をアドレスバス4aを介しアクセスし、
データバス4bより表示データを受けとってディスプレ
イ5に表示せしめる。これらは、CPUIがROM6の
プログラムを読出し実行する。又、送受信モードでは、
CPUIがアドレスバス4aよりポー)70を指定し、
インターフェイス回路10との間でデータのやりとりを
行ってコネクタ8を介し、外部機器との送受信を行う。
アドレスバス4aよりキ一部3の入力内容をボー)30
を介してデータバス4bより読出し、入力内容を解読し
て、処理(例えば、加減算、掛算、割算等の演算処理や
検索処理)が指示されれば、その指示された処理を実行
し、一般データであれば、アドレスバス4aを介し表示
バッファ52及びデータ格納メモリ2に係るデータをデ
ータバスを介し与えて格納せしめる。又、ディスプレイ
コントローラ51はポート50を介しDMAモードで表
示バッファ52をアドレスバス4aを介しアクセスし、
データバス4bより表示データを受けとってディスプレ
イ5に表示せしめる。これらは、CPUIがROM6の
プログラムを読出し実行する。又、送受信モードでは、
CPUIがアドレスバス4aよりポー)70を指定し、
インターフェイス回路10との間でデータのやりとりを
行ってコネクタ8を介し、外部機器との送受信を行う。
(C)一実施例構成の動作の説明。
次に、第6図の第5図構成におけるメモリチェック処理
フロー図を用いてメモリチェック動作について説明する
。
フロー図を用いてメモリチェック動作について説明する
。
■cpuiはキー人力待ちかを判定し、キ一部3の後述
するキースキャンによってキー内容によってキー人力が
あるか否かによってキー人力待ちかを判定する。
するキースキャンによってキー内容によってキー人力が
あるか否かによってキー人力待ちかを判定する。
■キー人力待ちでなければ、入力されたキーの内容に応
じた処理(演算、検索、データ格納等の処理)を行い、
ステップ■に戻る。
じた処理(演算、検索、データ格納等の処理)を行い、
ステップ■に戻る。
■一方、キー人力待ちであれば、CPUIはアドレスバ
ス4aを介し、チェックすべきアドレスをデータ格納メ
モリ2へ与え、そのデータをデータバス4bを介し読出
し、次にデータ格納メモリ2の退避エリア20のアドレ
スをアドレスバス4aを介し与え且つデータバス4bよ
りそのデータ及びチェックすべきアドレスを与え、退避
エリア20のデータエリア20aにデータを、アドレス
エリア20bにアドレスを退避せしめる。
ス4aを介し、チェックすべきアドレスをデータ格納メ
モリ2へ与え、そのデータをデータバス4bを介し読出
し、次にデータ格納メモリ2の退避エリア20のアドレ
スをアドレスバス4aを介し与え且つデータバス4bよ
りそのデータ及びチェックすべきアドレスを与え、退避
エリア20のデータエリア20aにデータを、アドレス
エリア20bにアドレスを退避せしめる。
0次に、CPUIはアドレスバス4aを介し、チェック
すべきアドレスを、データバス4bを介しチェック用デ
ータをデータ格納メモリ2へ与え、当該アドレスにチェ
ック用データを書込む。
すべきアドレスを、データバス4bを介しチェック用デ
ータをデータ格納メモリ2へ与え、当該アドレスにチェ
ック用データを書込む。
更に、この書込みの終了後、CPU1はアドレスバス4
aを介しチェックすべきアドレスをデータ格納メモリ2
へ与え、そのアドレスの書込んだチェック用データをデ
ータバス4bを介し読出す。
aを介しチェックすべきアドレスをデータ格納メモリ2
へ与え、そのアドレスの書込んだチェック用データをデ
ータバス4bを介し読出す。
CPUIはこの読出したデータと与えたチェック用デー
タとを比較照合する。
タとを比較照合する。
■比較照合の結果、一致していなければCPU1はデー
タ格納用メモリの当該アドレスにビットエラーがあると
判定し、メモリチェックエラー処理を行う。即ち、アド
レスバス4aを介し表示バッファ52を選択し、データ
バス4bを介し「メモリチェックエラー」の旨及びその
アドレスを表示バッファ52に書込む。これによってデ
ィスプレイコントローラ51はポート50より表示バッ
ファ52の内容をデータバス4bより受け、ディスプレ
イ5に表示し、オペレータに通知する。
タ格納用メモリの当該アドレスにビットエラーがあると
判定し、メモリチェックエラー処理を行う。即ち、アド
レスバス4aを介し表示バッファ52を選択し、データ
バス4bを介し「メモリチェックエラー」の旨及びその
アドレスを表示バッファ52に書込む。これによってデ
ィスプレイコントローラ51はポート50より表示バッ
ファ52の内容をデータバス4bより受け、ディスプレ
イ5に表示し、オペレータに通知する。
そして、CPUIは処理を終了し、ストップし、オペレ
ータからの何等かの指示を待つ。
ータからの何等かの指示を待つ。
■一方、比較照合の結果、一致していると、CPUIは
退避エリア20aのデータを元のアドレスに戻す。即ち
、CPUIはアドレスバス4aを介しデータ格納用エリ
ア20をアドレスし、その内容をデータバス4bを介し
読出し、次に読出した内容に含まれるアドレスをアドレ
スバス4aを介し、又データをデータバス4bを介しデ
ータ格納用メモリ2へ与えて、元のアドレスにデータを
書込む。
退避エリア20aのデータを元のアドレスに戻す。即ち
、CPUIはアドレスバス4aを介しデータ格納用エリ
ア20をアドレスし、その内容をデータバス4bを介し
読出し、次に読出した内容に含まれるアドレスをアドレ
スバス4aを介し、又データをデータバス4bを介しデ
ータ格納用メモリ2へ与えて、元のアドレスにデータを
書込む。
■その後、CPUIはアドレスバス4aを介しポート3
0よりキ一部3をスキャンする。即ち、CPUIはキ一
部3の各行の出力をデータとしてポート30より受け、
押下の有無及び押下があればそのキ一部での位置を調べ
、どのキーが押下されたかを解読し、押下無しならキー
人力待ち、押下有りなら、キー人力待ちでないとし、ス
テップ■に戻る。
0よりキ一部3をスキャンする。即ち、CPUIはキ一
部3の各行の出力をデータとしてポート30より受け、
押下の有無及び押下があればそのキ一部での位置を調べ
、どのキーが押下されたかを解読し、押下無しならキー
人力待ち、押下有りなら、キー人力待ちでないとし、ス
テップ■に戻る。
このようにして、キー人力待ちの状態においてデータ格
納用メモリの各アドレスの部分を次々とチェックしてい
く。
納用メモリの各アドレスの部分を次々とチェックしてい
く。
従って、メモリの大半の部分はデータ格納前にチェック
が行われる。
が行われる。
上述の実施例では、携帯型のデータ入力装置の例で説明
したが、これに限られず、他の携帯型でないデータ入力
装置に適用してもよく、データ入力ができる装置であれ
ばPosターミナル等の装置であってもよい。
したが、これに限られず、他の携帯型でないデータ入力
装置に適用してもよく、データ入力ができる装置であれ
ばPosターミナル等の装置であってもよい。
以上本発明を一実施例により説明したが、本発明は本発
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
以上説明した様に、本発明によれば、データ入力用のメ
モリをプロセッサの空き時間を利用してチェックしてい
るので、オペレータをチェックのために待たせることが
ないという効果を奏し、特に大容量(例えば256にバ
イト)のデータ入力用メモリを持つ場合には、全体のチ
ェックに256に回必要とするのでイニシャライズ時に
行えば長時間を要する点を考えると、係るチェックをデ
ータ入力の空き時間に行う効果は著しい。又、空き時間
に行っているので、イニシャライズ時には正常でも、デ
ータ入力途中で破壊されたメモリエラーを検出できると
いう効果も奏し、データ用メモリの信頼性を向上させる
ことができる。
モリをプロセッサの空き時間を利用してチェックしてい
るので、オペレータをチェックのために待たせることが
ないという効果を奏し、特に大容量(例えば256にバ
イト)のデータ入力用メモリを持つ場合には、全体のチ
ェックに256に回必要とするのでイニシャライズ時に
行えば長時間を要する点を考えると、係るチェックをデ
ータ入力の空き時間に行う効果は著しい。又、空き時間
に行っているので、イニシャライズ時には正常でも、デ
ータ入力途中で破壊されたメモリエラーを検出できると
いう効果も奏し、データ用メモリの信頼性を向上させる
ことができる。
更に、データ格納前にメモリチェックができるから、パ
リティチェックのようにデータ格納後にチェックされる
ものに比し、事前にエラーを発見できるという効果も奏
す。その上、キー人力待ちの状態で常時メモリチェック
を行っているから、パリティチェックは不要であり、パ
リティビット格納メモリも不要となるという効果も奏し
、例えば256にバイトのデータ入力用メモリの場合に
は1バイトに1ビツトのパリティを必要とするから25
6にピントのパリティ格納メモリを要することを考える
と、ハードウェア削減の効果も著しい。
リティチェックのようにデータ格納後にチェックされる
ものに比し、事前にエラーを発見できるという効果も奏
す。その上、キー人力待ちの状態で常時メモリチェック
を行っているから、パリティチェックは不要であり、パ
リティビット格納メモリも不要となるという効果も奏し
、例えば256にバイトのデータ入力用メモリの場合に
は1バイトに1ビツトのパリティを必要とするから25
6にピントのパリティ格納メモリを要することを考える
と、ハードウェア削減の効果も著しい。
第1図は本発明の原理説明図、
第2図は本発明の一実施例構成の外観図、第3図は本発
明の一実施例構成の使用例説明図、第4図は第2図構成
に用いられるコネクタの構成図、 第5図は第2図構成の一実施例内部ブロック図、第6図
は第5図構成における一実施例処理フロー図である。 図中、1・−プロセッサ、 2−データ格納メモリ、 3−・データ入力部、 4−・バス、 5・・−ディスプレイ。
明の一実施例構成の使用例説明図、第4図は第2図構成
に用いられるコネクタの構成図、 第5図は第2図構成の一実施例内部ブロック図、第6図
は第5図構成における一実施例処理フロー図である。 図中、1・−プロセッサ、 2−データ格納メモリ、 3−・データ入力部、 4−・バス、 5・・−ディスプレイ。
Claims (1)
- 【特許請求の範囲】 データ入力部と、 データ格納用メモリと、 該データ入力部の入力内容に応じて処理を行い、データ
を該データ格納用メモリに格納するプロセッサとを有し
、 該データ格納用メモリの一部に退避エリアを設け、 該プロセッサが入力待ちの状態において、該データ格納
用メモリの各アドレスの内容を該退避エリアに移した後
、該アドレスにチェックパターンを書込んで読出し、該
データ格納用メモリのチェックを行うことを特徴とする
データ入力装置のメモリチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040937A JPS61199140A (ja) | 1985-03-01 | 1985-03-01 | デ−タ入力装置のメモリチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040937A JPS61199140A (ja) | 1985-03-01 | 1985-03-01 | デ−タ入力装置のメモリチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61199140A true JPS61199140A (ja) | 1986-09-03 |
Family
ID=12594412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60040937A Pending JPS61199140A (ja) | 1985-03-01 | 1985-03-01 | デ−タ入力装置のメモリチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61199140A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580899A (en) * | 1978-12-13 | 1980-06-18 | Hitachi Ltd | Ram monitor system |
| JPS55113199A (en) * | 1979-02-23 | 1980-09-01 | Fujitsu Ltd | Diagnostic system for memory unit |
-
1985
- 1985-03-01 JP JP60040937A patent/JPS61199140A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580899A (en) * | 1978-12-13 | 1980-06-18 | Hitachi Ltd | Ram monitor system |
| JPS55113199A (en) * | 1979-02-23 | 1980-09-01 | Fujitsu Ltd | Diagnostic system for memory unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717428A (en) | Portable computer keyboard for use with a plurality of different host computers | |
| US5786769A (en) | Method and system for detecting the presence of adapter cards | |
| JP2608532B2 (ja) | コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法 | |
| US5410305A (en) | Portable computer keyboard | |
| US7634649B2 (en) | Device initiated mode switching | |
| KR19990008336A (ko) | 카드 인터페이스 | |
| US6728812B1 (en) | Portable information terminal | |
| US5278958A (en) | Method and apparatus for selecting a keyboard on a computer system | |
| US5276864A (en) | Personal computer with alternate system controller error detection | |
| US20040243755A1 (en) | USB apparatus having dual-function of host and hub, and control method thereof | |
| JPS61220016A (ja) | プロセツサのスリ−プモ−ド制御方式 | |
| US20060184864A1 (en) | Error detection | |
| JPS61199143A (ja) | メモリ空間のダイナミックチエツク方式 | |
| KR960016272B1 (ko) | 이중화프로세서의 에러 감지/처리 장치 및 그 방법 | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPH08195076A (ja) | メモリカード | |
| JP3121498B2 (ja) | Icカード | |
| CN119621460A (zh) | 功能测试系统 | |
| JPH0417537B2 (ja) | ||
| JPS63118828A (ja) | データ伝送方式 | |
| JPH04155416A (ja) | パーソナルコンピュータシステム | |
| JPH05128028A (ja) | 外部記憶装置 | |
| JPH03105401A (ja) | 外部記憶装置を利用可能な電子機器システム | |
| CN111341377A (zh) | 可取得存储器运作信息的测试装置及其测试方法 | |
| JPS60110059A (ja) | コンピュ−タのデ−タ転送制御装置 |