JPS61199143A - メモリ空間のダイナミックチエツク方式 - Google Patents

メモリ空間のダイナミックチエツク方式

Info

Publication number
JPS61199143A
JPS61199143A JP60040936A JP4093685A JPS61199143A JP S61199143 A JPS61199143 A JP S61199143A JP 60040936 A JP60040936 A JP 60040936A JP 4093685 A JP4093685 A JP 4093685A JP S61199143 A JPS61199143 A JP S61199143A
Authority
JP
Japan
Prior art keywords
display
data
memory space
bus
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60040936A
Other languages
English (en)
Other versions
JPH0433062B2 (ja
Inventor
Koji Hattori
服部 耕治
Koji Shiyudo
孝司 首藤
Hiroko Yamada
裕子 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60040936A priority Critical patent/JPS61199143A/ja
Publication of JPS61199143A publication Critical patent/JPS61199143A/ja
Publication of JPH0433062B2 publication Critical patent/JPH0433062B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段(第1図)作用 実施例 (a)実施例ポータプル端末の説明 (第2図、第3図、第4図) 〜)実施例装置の内部構成の説明 (第5図、第6図) (C)実施例構成の動作の説明 (第7図、第8図) 発明の効果 〔概要〕 プロセッサのアクセスしうるポート部を含むメモリ空間
の任意の領域をダイナミックに診断チェックする方式で
あって、メモリ空間のチェックすベき領域指定部と、指
定領域の内容を表示する表示部とを有し、当該プロセッ
サがメモリ空間の指定領域を繰返し続出して表示部に表
示するようにしてポート部を含むメモリ空間の任意の領
域をダイナミックに診断しうるようにしたものである。
〔産業上の利用分野〕
本発明は、プロセッサがアクセスしうるメモリ空間をダ
イナミックに診断チェックするためのメモリ空間のダイ
ナミックチェック方式に関し、特に、ポート部を含むメ
モリ空間のチェックすべき領域を指定して表示部にその
領域の内容を表示することによりオペレータがチェック
を行うメモリ空間のダイナミックチェック方式に関する
データ処理ユニットであるプロセッサが処理を実行する
には、所定のメモリの空間を必要とする。
このようなメモリ空間は、l10(入出カニニット)を
接続するためのハードポート部、データ格納用RAM 
(ランダムアクセスメモリ)、プログラム格納用ROM
 (リードオンリーメモリ)等で構成されており、プロ
セッサは、係るメモリ空間を必要に応じてアクセスし、
Iloと、RAM及びROMのデータのやりとりを行う
〔従来の技術〕
このようなメモリ空間が破壊されていると、プロセッサ
は処理が続行できなくなることから、メモリ空間のチェ
ックが必要となる。
このチェックの方式として従来、メモリ空間の任意のア
ドレスをキーより指定して読出し操作を行いその内容を
表示部に表示し、オペレータが目視してチェックするよ
うにしていた。
この表示内容を読出された時点のもので、読出し後変化
しないものであった。
〔発明が解決しようとする問題点〕
しかしながら、従来の方式では、読出し操作後、何等か
の操作によって当該アドレスの内容を変化させ、変化し
たがどうかのチェックを行うには、再度読出し操作を行
わなければならないという問題があった。特にメモリ空
間のポート部では、外部からの指示やデータに応じて正
常に動作するかをチェックするのに外部からデータや指
示が与えられ、通常表示部に表示されないため、チェッ
クを行うのに2度の読出し操作を要し、この操作はポー
ト分必要とするという問題が生じていた。
本発明は、1回の読出し操作でポート部を含むメモリ空
間のチェックを行うことのできるメモリ空間のダイナミ
ックチェック方式を提供することを目的とする。
〔問題点を解決するための手段〕
第1図は本発明の原理説明図である。
図中、1はプロセッサ(以下、CPUと称す)であり、
後述する領域指定部からの指定領域に応じてメモリ空間
を読出すもの、2はメモリ空間であり、CPUIのアク
セスできるポート部、RAM、ROM等で構成されるも
の、3は指定部であり、例えばキー人カニニットで構成
され、モード指示及びアドレス(データ)入力を行うた
めのもの、5は表示部であり、指定された内容を表示す
るためのもの、4はバスであり、これらを接続してデー
タ、コマンドのやりとりを行うものである。
本発明では、CPUIがメモリ空間2を繰返し読出して
表示部5で内容を表示するように構成されている。
〔作用〕
指定部3よりモード指示(以下メモリセットモード指示
という)及び領域(アドレス)がバス4を介し図の■の
如<CPUIへ与えられると、CPUIは、メモリ空間
2の当該アドレスを図の■の如くアクセスして読出し、
バス4を介し表示部5へ図のOの如く与える。CPUI
はこの動作を係るメモリセットモード指示が解除される
まで繰返す。従ってこの間に係るメモリ空間の当該アド
レスを書き代えた時には、書き代え前の内容と書き代え
後の内容とが表示部5で表示されるからメモリ空間の動
作チェックがオペレータの目視によって行なうことがで
き、且つそのための読出し操作は1回で済む。
〔実施例〕 (a)実施例としてのポータプル端末の説明。
第2図は本発明の一実施例データ入力装置の外観図であ
り、携帯可能なポータプル端末を示しており、第3図は
第2図構成のデータ入力装置の使用例説明図である。
図中、PTはハンドベルトターミナルであり、オペレー
タが手に持ってデータ入力等の操作を行うものであり、
第5図にて内部構成を後述するように、内部に動作用電
池と、CPUIと、メモリ空間2と、バス4及びインタ
ーフェイス回路等を有しているもの、BDは本体であり
、SWはパワースイッチであり、本体BDの上面上部に
設けられ、電源投入/切断を行うためのスイッチであり
、3は指定部としてのキ一部であり、7行5列のキーを
有し、テンキー「0」〜「9」、入力指示キーrENT
ERJの他に必要なアルファベットキー及びファンクシ
ランキーが設けられており、テンキー及びアルファベッ
トキーで一般データを入力し、rENTERJキー及び
フプンクシッンキーで機能(処理内容)を入力するもの
、5はディスプレイであり、液晶ディスプレイで構成さ
れ、本体BDの上面上部に設けられ、入力データ等を表
示するもの、8はコネクタであり、本体BDの側面に設
けられ、通信ユニットやプリンタユニット等の外部機器
と接続してデータ、コマンドのやりとりを行うためのも
のであり、第4図(A)にて後述するものである。
第3図中、CIUは通信インターフェイスユニットであ
り、ハンドベルトターミナルPTを収容する収容部を有
し、その底部にはハンドベルトターミナルPTのコネク
タ8と接続されるコネクタ9(第4図(B)にて後述)
が設けられ、第3図の如くハンドベルトターミナルPT
が収容部に収容されると、コネクタ8.9とでコネクタ
接続され、ハンドベルトターミナルPTのメモリ2内の
入力データをホストコンビエータへ送信するものである
係るハンドベルトターミナルPTの使用例を説明すると
、オペレータは取引先(スーパーマーケット等)におい
てハンドベルトターミナルPTを手に持って商品を確認
しながら、商品の品種や数量等をキ一部3を操作して入
力し、ディスプレイ5で入力データを確認する。入力デ
ータは、CPU1で処理されメモリ2に格納される。
そして、オペレータは例えば車輌に積込んであるプリン
タ装置(図示せず)にハンドベルトターミナルPTを接
続し、伝票を発行して、取引先に渡す。又、自己の事務
所に戻った時に事務所に設けられた通信インターフェイ
スユニットCIUにハンドベルトターミナルPTを接続
し、入力データをホストコンピュータに送信して、売上
げ集計等に供する。
第4図はこれらのハンドベルトターミナルPT’及び通
信インターフェイスユニン)CIUに設けられたコネク
タ8及び9の構成図である。
第4図(A)中、80a、80bはガイド孔であり、通
信インターフェイスユニットCrUに設けられた他方の
コネクタ9の後述する位置合せ用スタンドを受は入れる
ためのもの、81a〜81dはリード端子用孔であり、
他方のコネクタ9の後述する信号線用ピンを各々受は入
れ、信号線の電気的接続を行うためのもの、82は光接
続部であり、3つの発光素子(発光ダイオード)83と
、6つの受光素子(フォトトランジスタ)84とで構成
され、後述する他方のコネクタ9の6つの発光素子及び
3つの受光素子と対向して光結合による信号のやりとり
を行うもの、85はコネクタ支持部であり、ガイド孔a
oa、sob、リード端子用孔81a〜81d、光接続
部82とが設けられるものである。
第4図(B)中、90a、90bは位置合せ用スタンド
であり、ハンドベルトターミナルPTに設けられる一方
のコネクタ8のガイド孔80a、80bに挿入されて、
コネクタ8及び9の接続時の保持と位置合せを行うもの
、91a〜91dは信号線用ビンであり、一方のコネク
タ8のリード端子用孔81a〜81dに挿入されて、信
号線の−電気的接続を行うもの、92は光接続部であり
、6つの発光素子(発光ダイオード)94と、3つの受
光素子(フォトトランジスタ) 93とで構成され、一
方のコネクタ8との接続時、各々一方のコネクタ8の6
つの受光素子84と、3つの発光素子83とに対向し、
光結合による信号のやりとりを行うもの、95はコネク
タ支持部であり、位置合せ用スタンド90a、90b1
信号線用ピン91a〜91d、光接続部92が設けられ
るものである。
コネクタ8とコネクタ9とを接続するには、コネクタ9
の位置合せ用スタンド90 a、 90 bがコネクタ
8のガイド孔80a、80bに挿入されるようにハンド
ベルトターミナルPTを通信インターフェイスユニット
CIUのスロットに挿入する。
これによってコネクタ9の信号線用ピン91a〜91d
はコネクタ8のリード端子用孔81a〜81dに挿入さ
れ、電気的接続が行なわれ、又コネクタ9の光接続部9
2とコネクタ8の光接続部82が対向し、その発光素子
93はその受光素子84に、その受光素子94はその発
光素子83に対向し光結合が可能となる。
このような光結合を用いたコネクタにおいては、光結合
に不向きな電力供給用、接続検出用及びシグナルグラン
ド用信号線は信号線用ビン91a〜91dとリード端子
用孔81a〜81dの電気的接続によって行ない。一方
、光結合のできるデータ線、クロック線等は光接続部9
2と82との光結合によって行うようにしている。光結
合による接続は、機械的接続による電気的接線に対し、
ピンの摩耗劣化による接続不良を考慮せずに済むので信
頼性の高い接続ができ、且つ電気的に分離されており端
子が露出していないから、静電気の影響による内部回路
の破壊も防止できる。
(b)実施例装置の内部構成の説明。
第5図は本発明の一実施例内部ブロック図である。
図中、第1図、第2図及び第4図で示したものと同一の
ものは同一の記号で示してあり、4aはアドレスバスで
あり、バス4の一部であり、アドレスのやりとりを行う
ためのもの、4bはデータバスであり、バス4の一部で
ありコマンドのやりとりを行うためのもの、6はブザー
であり、警告を発するためのもの、7はディスプレイコ
ントローラであり、表示部5を画面制御するためのもの
、lOはインターフェイス回路であり、コネクタ8を介
し外部機器とR5−232cインタ一フエイス手順で送
受信を行うためのもの、11は電池であり、装置内部に
動作電圧Vccを供給するものであり、通信ユニットC
IUとの接続時には、通信ユニットCIUの電源よりコ
ネクタ9のピン91cを介しコネクタ8より充電電圧B
Vが与えられ充電されるとともに、充電中はコネクタ9
のピン91dを介し同様に電源より各部に動作電圧Vc
cが与えられるものである。20.21.22.23.
24はポート部であり、入出力レジスタで構成され、メ
モリ空間2の一部を構成し、ポート部20はブザー6及
びディスプレイコントローラ、 7のためのもの、ポー
ト部21はキ一部3のためのもの、ポート部22はイン
ターフェイス回路10の送信用(SD線)のもの、ポー
ト部23はインターフェイス回路10の受信用(RD線
)のもの、ポート部24はインターフェイス回路10の
制御線用(端末レディ線ER1送信要求線R5゜受信タ
イミング線DR1送信許可線C8、キャリアデテクト線
CD)のためのものである、25は表示用バッファであ
り、26はデータ用メモリであり、27はプログラム用
メモリであり、メモリ空間2の他部を構成し、表示用バ
ッファ(以下バッファと称す) 25は表示すべきデー
タを格納しておくもの、データ用メモリ(以下RAMと
称す)26は入力されたデータ及び必要なプログラムを
格納しておくもの、プログラム用メモリ(以下ROMと
称す)27はCPUIの動作に必要なプログラムを格納
しておくものである。
係る構成のデータ入力装置の基本的動作は、CPUIが
アドレスバス24aよりキ一部3の入力内容をポート部
21を介してデータバス4bより読出し、入力内容を解
読して、処理(例えば、加減算、掛算、割算等の演算処
理や検索処理)が指示されれば、その指示された処理を
実行し、一般データであれば、アドレスバス4aを介し
表示バッファ25及びRAM26に係るデータをデータ
バス4bを介し与えて格納せしめる。又、ディスプレイ
コントローラ7はポート20を介しDMAモードで表示
バッファ25をアドレスバス4aを介しアクセスし、デ
ータバス4bより表示データを受けとってディスプレイ
5に表示せしめる。これらは、CPUIがROM27の
プログラムを読出し実行する。又、送受信モードでは、
CPUIがアドレスバス4aよりポート22.23.2
4のいずれかを指定し、イン(−フェイス回路10との
間コマンド、データのやりとりを行い、コネクタ8を介
し、外部と送受信動作を行うものである。
係る構成において、第6図に示す様にCPUIのメモリ
空間2は、ポート部20〜24、バッファ25、RAM
26及びROM27で構成され、“0000″から“F
FFF”″までのアドレスが付されている。
(C)実施例構成の動作の説明。
第7図は第5図構成におけるメモリセットモードの処理
フロー図であり、第8図は係る処理による表示部5の表
示例説明図である。
■先づ、メモリセットモードを指定するため、オペレー
タはキ一部3の特定のキーを押下する。
例えば、テンキーの「0」及び「3」のキーの両方のキ
ーを押下してパワースイッチSWをオンにすると、、C
PUIはアドレスバス4aよりポート部21を介しキ一
部3の押下内容をデータバス4bより検出し、メモリセ
ットモード起動指示と判別する。
■次に、オペレータは読出したい領域の番地をキ一部3
より入力する。CPUIはこれによって先づ、入力され
た番地を表示バッファ25に格納せしめ、ディスプレイ
コントローラ7によって表示部5に第8図(A)の如く
表示する。即ち、メモリセットモードであるrMJと入
力されたアドレスrnsn2n3nsJを表示する・0
次に、CPUIはメモリ空間2の係る指定アドレスを先
頭に、そのアドレスより8バイトの領域を表示バッファ
25に読出す。
■これによってディスプレイコントローラ7は表示バッ
ファ25の内容を読出し、第8図(B)の如(表示する
0次に、CPUIはアドレスバス4aを介しポート部2
1よりキ一部3の押下の有無を検出し、なければステッ
プ■に戻る。
■キ一部3の押下有りと検出すると、CPUIは押下さ
れたものが番地切換キーかを調べ、番地切換キーならス
テップ■へ戻る。
■番地切換キーでなければ、モード終了キーかを調べ、
モード終了キーでなければ、データキーとして、当該指
定アドレスに対しデータバス4bを介し入力データを書
込み、ステップ■へ戻る。
■逆にモード終了キーなら、メモリセットモードを終了
する。このようにして、例えば、ポート部のチェックを
行ないたいときは、ポート部に付与されたアドレスを指
定し、第8図(B)の如く読出し表示せしめ、更にキ一
部3から書き換えデータを入力し、ポート部に書込ませ
、これをCPU1で再度読出し表示させて、正常に書代
えられたかをオペレータの目視で確認できるようにして
いる0例えば第8図(C5では、第8図(B)のreJ
をrdJに書き代えたことを示している。
同様にしてメモリセットモード中に外部機器を操作して
インターフェイス回路10を介しポート部23又は24
の内容を書き代えることによってこれらポート部の書き
代え内容を表示せしめチェックに供する。
又、RAM26のプログラムのチェック、修正にも同様
にして書き代えを行い、チェックが可能となる。
このようにしてステップ■、■を繰返すことによって、
指定領域を内容書化えの表示チェックが1回の読出し操
作(番地セント)によって行うことができる。
以上本発明を一実施例により説明したが、本発明は本発
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
〔発明の効果〕
以上説明した様に、本発明によれば、1回の読出し操作
でメモリ空間の任意の領域の内容を繰返し読出し操作す
るから、係る領域の書き代え前と書き代え後の両方が表
示され、これによって係る領域のチェックがオペレータ
の目視によって可能となるという効果を奏する。従って
、特にハードポート部、CPUの動作、RAMのチェッ
クが可能となる他にRAM内のプログラム変更のチェッ
クも行うことができる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明の一実施例装置の外観図、第3図は第2
図実施例の使用例説明図、第4図は第2図実施例に用い
られるコネクタ構成図、 第5図は第2図実施例の内部構成ブロック図、第6図は
第5図ブロックにおけるメモリ空間構成図、 第7図は第5図構成の一実施例処理フロー図、第8図は
第7図処理フローによる表示例説明図である。 図中、1−・プロセッサ、 2・−メモリ空間、 3・−・指定部、 5・−・・表示部、 20〜24・・・−・ポート部。

Claims (1)

  1. 【特許請求の範囲】 プロセッサと、 該プロセッサのアクセスしうるポート部を含むメモリ空
    間と、 該メモリ空間の領域をチェックのため指定する指定部と
    、 該指定された領域の内容を表示する表示部とを有し、 該プロセッサが該チェックのための領域指定に応じて該
    メモリ空間の指定領域を繰返して読出して該表示部によ
    って表示せしめることを特徴とするメモリ空間のダイナ
    ミックチェック方式。
JP60040936A 1985-03-01 1985-03-01 メモリ空間のダイナミックチエツク方式 Granted JPS61199143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60040936A JPS61199143A (ja) 1985-03-01 1985-03-01 メモリ空間のダイナミックチエツク方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60040936A JPS61199143A (ja) 1985-03-01 1985-03-01 メモリ空間のダイナミックチエツク方式

Publications (2)

Publication Number Publication Date
JPS61199143A true JPS61199143A (ja) 1986-09-03
JPH0433062B2 JPH0433062B2 (ja) 1992-06-02

Family

ID=12594384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040936A Granted JPS61199143A (ja) 1985-03-01 1985-03-01 メモリ空間のダイナミックチエツク方式

Country Status (1)

Country Link
JP (1) JPS61199143A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5679329A (en) * 1979-12-03 1981-06-29 Sanyo Electric Co Ltd Electronic appratus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5679329A (en) * 1979-12-03 1981-06-29 Sanyo Electric Co Ltd Electronic appratus

Also Published As

Publication number Publication date
JPH0433062B2 (ja) 1992-06-02

Similar Documents

Publication Publication Date Title
US6042478A (en) Hand held video game
US7174445B2 (en) Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US5357519A (en) Diagnostic system
JP2835184B2 (ja) 情報処理装置、デバイス制御方法、およびicカード
WO1998034696A9 (en) Hand held video game
JPH0514294B2 (ja)
KR860003559A (ko) 소형 컴퓨터
US5020999A (en) Personal computer with connector assembly having integral retainer
US5440693A (en) Personal computer with drive identification
EP1022646A1 (en) Personal portable information terminal
JPH0326843B2 (ja)
JPS61199143A (ja) メモリ空間のダイナミックチエツク方式
US5355507A (en) Computer system for arbitrating the operation of a built-in modem and external SIO circuit
CA2065997C (en) Personal computer with alternate system controller
JPH03248287A (ja) バーコードリーダ
JPS61199140A (ja) デ−タ入力装置のメモリチエツク方式
KR100235632B1 (ko) 퍼스널컴퓨터의 적외선포트를 이용한 롬바이오스데이터수정장치 및 방법
JPS5898889A (ja) 書込み装置
KR930004421B1 (ko) 단말기의 통신 데이타 모니터링 방법
JPS62107337A (ja) プログラムカ−トリツジ
JPS59200312A (ja) 操作表示盤を備えたコンピユ−タ制御装置
JPH03231393A (ja) Icカード
JPH0650039Y2 (ja) インターフェース監視装置
KR100252503B1 (ko) 중형 컴퓨터의 pci 버스 신호선 검색장치 및 방법
JPH11102233A (ja) 携帯情報カード入力装置