JPS61199322A

JPS61199322A - スイツチ回路

Info

Publication number: JPS61199322A
Application number: JP4047085A
Authority: JP
Inventors: Kazuhiro Hayashi; 一博林
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1985-03-01
Filing date: 1985-03-01
Publication date: 1986-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野１本発明は、モーメンタリ−型スイッチの入力を保持する
スイッチ回路に関するものである。

【従来の技術１従来、この種のスイッチ回路は、第３図に示すような構
成であった。すなわち、モーメンタリ−型スイッチ１１
〜１４のうちの１つが選択されて押される時、相互リセ
ット回路１５が働き、Ｒ−Ｓフリップフロップ１６〜１
９に対して、その選択された１つにセット信号を、他に
リセット信号を出力しており、各Ｒ−Ｓフリップフロッ
プ１６〜１９の出力信号は、４ｔｏ２エンコーダ２０で
２ビツトのバイナリ信号に変換される。

例えば、スイッチ１１が押される時、相互リセット回路
１５の入力は、１つが’Ｌ（ローレベル）″、他の３つ
が“Ｈ（ハイレベル）”となる。しかして、スイッチ１
１に対応してＲ−Ｓフリップフロップ１６のＳ入力に：
ｔ　Ｈ１１を、他のＲ−ＳフリップフロップのＲ入力に
Ｈ″を出力する。これによってＲ−Ｓフリップフロップ
１６の出力はＨ″になり、他のＲ−８フリツプフロツプ
１７〜１９の出力はｒｒ　Ｌ　＋＋になる。これを４ｔ
０２エンコーダ２０に通すコトテ、信号○ＵＴ１および
ｏＵＴ２には、１１　Ｌ　１１が出力されることになる
。

同様にスイッチ２が押された場合には、信号０ＵＴＩお
よび０ＵＴ２には、ｌｌ　Ｌ　ＩＩ　、　　ＩＩ　ＨＩ
Ｉが、スイッチ３が押された場合には、信号０ＵＴ１お
よび○ＵＴ２には、ｌｌ　ＨＩＩ　、　　ｌ“Ｌ　ＩＩ
が出力される。

なお、よく知られるように、各スイッチを押した後、こ
れを離しても、スイッチ・オンの情報はＲ−Ｓフリップ
フロップに記憶され、信号○ＵＴ１および０ＵＴ２の出
力状態は、別のスイッチが押されるまで変化しない。

以上説明したように、従来のスイッチ回路では、モーメ
ンタリ−型スイッチの数に対応してＲ−８フリツプフロ
ツプを必要とするので、スイッチ数が増加すると、これ
につれて回路規模が大きくなるという問題がある。また
、第４図のタイムチャートから明らかなように、相互リ
セット回路１５や４ｔ０２エンコーダ２０の内部ゲート
の遅延差によって、信号０ｔＪＴｉおよび０ＵＴ２に不
安定状態が生じるという欠点もある。

【発明が解決しようとする問題点）本発明は、上記事情に基づいなされたもので、スイッチ
数の増加の割には回路規模を小さく纒めることができ、
また、出力に不安定区間を生じることのないスイッチ回
路を提供しようとするものである。

［問題点を解決するための手段］この目的のため、本発明は、クロック発生回路と、複数
のスイッチ入力状態を選択情報として１つだけ選ぶマル
チプレクサ回路と、上記マルチプレクサ回路の出力をデ
ータ入力として受けると共に、上記選択情報の安定した
区間で、クロック発生回路のクロック信号を、選択情報
が変化する毎にトリガとして入力するＤフリップフロッ
プと、上記選択情報をデータ入力とする共に、上記Ｄフ
リップフロップの出力をクロック入力とするＤフリップ
フロップとを具備していることを特徴とするものである
。

（実　施　例１以下、本発明の一実施例を第１図および第２図を参照し
て具体的に説明する。ここで、符号１〜４はモーメンタ
リ−型スイッチであり、上記スイッチの入力情報は、マ
ルチプレクサ５に与えられたセレクト信号によって択一
的に出力される。また図中、符号６〜８はＤフリップフ
ロップであり、符号９はカウンタなとで構成される制御
信号発生器〈クロック発生回路）である。

ここでは、スイッチ１〜４のうち、例えばスイッチ１が
押される時、マルチプレクサ５にはスイッチ１を押した
という情報が瑛われ、その出力値がＤフリップフロップ
６の出力に伝わる。但しここでは、制御信号発生器９か
らの制御信号（クロック信号）９−Ｃの周ＪｌｌＴ１　
　（第２図参照）に比べて、スイッチ１を押している区
間Ｔ、が長くなるように設定される（Ｔ２　＞Ｔ１　＋
Ｔ１　＞。今、スイッチ１が押されると、マルチプレク
サ５の出力にはセレクト信号９−Ｂ、９−Ｃ１，：おい
て“Ｌ。

Ｌ　１１が送られている区間だけ、すなわちスイッチ１
が選択されている区間だ１プ゛Ｌ′°が出力される。

この出力をＤフリップフロップ６のデータ入力とし、セ
レクト信号が定まっている区間で立上る信号９−八をク
ロック入力とする時、Ｄフリップフロップ６の出力には
、データ入力の反転出力すなわち立上りパルスが、上記
信号９−Ａの立上りのタイミングで発生する。この出力
信号をトリガとしてＤフリップフロップ７．８のクロッ
ク入力とし、セレクト信号９−Ｂ、９−ＣをＤフリップ
フロップ７．８のＤ入力とすると、その出力には、Ｄフ
リップフロップ６の出力の立上りのタイミングで“ｌ　
Ｌ　、　Ｌ　ＩＩが出力されることになる。

同様の動作によって、スイッチ２が押される時には、信
号０ＵＴＴ　、０ＵＴ２には’Ｈ，Ｌ”が、スイッチ３
が押される時には、信＠０ＵＴＩ　、０ＵＴ２にはり、
Ｈ”が、スイッチ４が押される時には、信号０ＵＴ１．
０ＵＴ２には“’Ｈ，Ｈ”が出力される。

なお上記実施例では、４個のスイッチの場合について説
明したが、スイッチの数には制約がなく、一般には２″
ｎ　個（ｎ　＝１．２．３・・・）のスイッチを必要と
する場合、２“個のスイッチを切換えるマルチプレクサ
と、ｎ＋１ビットの制御信号発生器（クロック発生回路
）と、ｎ＋１個のＤフリップフロップがあればよい。ま
たスイッチの数ｍが２”−”＜　ｎ　＜　２″　（ｎ　
＝１．２．３・・・）の場合、２′ｎ個の時の回路構成
とし、あまったマルチプレクサ入力を”Ｈ″としておけ
ばよい。

また上述のものは、ポジティブエツジトリが型のＤフリ
ップフロップについて説明しているが、ネガティブエツ
ジトリが型のＤフリップフロップでも同様の動作を行な
うことが可能であり、この場合には、各Ｄフリップフロ
ップのクロック端子に与える信号は、上述の場合を反転
したものにすればよい。

【発明の効果］本発明は、以上詳述したようになり、出力が７リツプフ
ロツブのクロックの立上りで同時に切換ねるので、不安
部分が生じない。また２′ｒ１個のスイッチ切換えに対
して、ｎ＋１個のフリップフロップを用意すればよいの
で、従来のように２１−個のフリップフロップを必要と
せず、回路規模を小さくできるという効果が、とくに大
型化した場合に得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路構成図、第２図は
同タイムチャート図、第３図は従来例の回路構成図、第
４図は同タイムチャート図である。１．２，３．４・・・スイッチ、５・・・マルチプレク
サ、６，７．８・・・Ｄフリップフロップ、９・・・制
御信号発生器（クロック発生回路）。特許出願人　　　　パイオニア株式会社代理人　弁理士
　　小　橋　信　淳同　　弁理士　　村　井　　　進テユ乙Ｄ ”ｆ’３　Ｅｌ）ラロ４−１！！Ｄ

Claims

【特許請求の範囲】

クロック発生回路と、複数のスイッチ入力状態を選択情
報として１つだけ選ぶマルチプレクサ回路と、上記マル
チプレクサ回路の出力をデータ入力として受けると共に
、上記選択情報の安定した区間で、クロック発生回路の
クロック信号を、選択情報が変化する毎にトリガとして
入力するＤフリップフロップと、上記選択情報をデータ
入力とする共に、上記Ｄフリップフロップの出力をクロ
ック入力とするＤフリップフロップとを具備しているこ
とを特徴とするスイッチ回路。