JPH02284520A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02284520A JPH02284520A JP10631489A JP10631489A JPH02284520A JP H02284520 A JPH02284520 A JP H02284520A JP 10631489 A JP10631489 A JP 10631489A JP 10631489 A JP10631489 A JP 10631489A JP H02284520 A JPH02284520 A JP H02284520A
- Authority
- JP
- Japan
- Prior art keywords
- frequency division
- dividing
- division value
- frequency
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、供給されるクロックパルスを所定比で分周し
て動作の基本クロックとする半導体集積回路に関する。
て動作の基本クロックとする半導体集積回路に関する。
第３図は本出願人が特願昭６１−２７８３３０号で提案
したプログラマブルクロック分周器を内蔵する半導体集
積回路の構成を示すブロック図である。図中１は原クロ
ツク発生回路であって、分周回路２は、原クロツク発生
回路１が発生した原クロックを、後述する分周値設定手
段５によって設定された分周比で分周し、半導体集積回
路に内蔵されたプログラム記憶回路等のその他の回路３
に与える。
したプログラマブルクロック分周器を内蔵する半導体集
積回路の構成を示すブロック図である。図中１は原クロ
ツク発生回路であって、分周回路２は、原クロツク発生
回路１が発生した原クロックを、後述する分周値設定手
段５によって設定された分周比で分周し、半導体集積回
路に内蔵されたプログラム記憶回路等のその他の回路３
に与える。
分周値レジスタ４は分周回路２に与える分周値を格納し
、分周値設定手段５は内蔵するプログラム記憶回路に書
き込まれたプログラム又は外部から読み込んだプログラ
ムに従って分周値レジスタ４に分周値を設定する。リセ
ット信号入力ピン８は外部からのりセント信号（ＲＥＳ
［！Ｔ）を入力して分周値レジスタ４に与え、分周値レ
ジスタ４に格納されている分周値をリセットする。初期
分周値設定手段６は、リセット時に分周値レジスタ４へ
初期分周値を出力する。
、分周値設定手段５は内蔵するプログラム記憶回路に書
き込まれたプログラム又は外部から読み込んだプログラ
ムに従って分周値レジスタ４に分周値を設定する。リセ
ット信号入力ピン８は外部からのりセント信号（ＲＥＳ
［！Ｔ）を入力して分周値レジスタ４に与え、分周値レ
ジスタ４に格納されている分周値をリセットする。初期
分周値設定手段６は、リセット時に分周値レジスタ４へ
初期分周値を出力する。
以上のような構成の従来のクロック分周器を内蔵した半
導体集積回路では、内蔵プログラム又は外部から与えら
れたプログラムを実行する際、これらのプログラムの冒
頭に所要分周値を書き込んでおき、プログラムの実行に
通した基本クロックを得る。
導体集積回路では、内蔵プログラム又は外部から与えら
れたプログラムを実行する際、これらのプログラムの冒
頭に所要分周値を書き込んでおき、プログラムの実行に
通した基本クロックを得る。
即ち、より高速に動作させたい場合は分周値をより小さ
くする命令、より低速に動作させたい場合は分周値をよ
り大きくする命令をプログラムの冒頭に書き込んでおく
。このようにして、処理速度をプログラムの処理内容に
応した最適の速度に設定することにより、全体としての
処理速度は落とさずに、例えばＣＭＯ５半導体集積回路
においてはスイフチングによる消費電力を減少すること
ができる。
くする命令、より低速に動作させたい場合は分周値をよ
り大きくする命令をプログラムの冒頭に書き込んでおく
。このようにして、処理速度をプログラムの処理内容に
応した最適の速度に設定することにより、全体としての
処理速度は落とさずに、例えばＣＭＯ５半導体集積回路
においてはスイフチングによる消費電力を減少すること
ができる。
一方、リセット信号入力ピン８から信号“１”が入力さ
れたりセント時には、分周値レジスタ４に格納されてい
る分周値がリセットされ、初期分周値設定手段６から分
周値レジスタ４に初期分周値が与えられる。分周回路２
は分周値レジスタ４に格納されている初期分周値に従っ
て、原クロツク発生回路１が発生した原クロックを分周
し、これを基本クロックとしてその他の回路３及び分周
値設定手段５へ出力する。
れたりセント時には、分周値レジスタ４に格納されてい
る分周値がリセットされ、初期分周値設定手段６から分
周値レジスタ４に初期分周値が与えられる。分周回路２
は分周値レジスタ４に格納されている初期分周値に従っ
て、原クロツク発生回路１が発生した原クロックを分周
し、これを基本クロックとしてその他の回路３及び分周
値設定手段５へ出力する。
従って、上述のような従来の半導体集積回路を搭載した
マイクロコンピュータにおいて、リセット時に、プログ
ラムによらない、例えば内部ＲＯＭからの読出しテスト
等を行う場合、分周比は固定されたままであって、動作
に応した適当な値に変更することが不可能であった。
マイクロコンピュータにおいて、リセット時に、プログ
ラムによらない、例えば内部ＲＯＭからの読出しテスト
等を行う場合、分周比は固定されたままであって、動作
に応した適当な値に変更することが不可能であった。
本発明はこのような問題を解決するためになされたもの
であって、プログラムによらない動作時には外部から与
えられる信号に従って、分周比を設定できるようにする
ことにより、プログラムによらない動作時においても最
適の基本クロックを得られる半導体集積回路の提供を目
的とする。
であって、プログラムによらない動作時には外部から与
えられる信号に従って、分周比を設定できるようにする
ことにより、プログラムによらない動作時においても最
適の基本クロックを得られる半導体集積回路の提供を目
的とする。
本発明の半導体集積回路は、複数の分周比を設定し得る
分周比設定手段と、分周比設定手段が設定すべき分周比
を入力端子から入力された信号等に応じて選択する手段
とを備えたことを特徴とする。
分周比設定手段と、分周比設定手段が設定すべき分周比
を入力端子から入力された信号等に応じて選択する手段
とを備えたことを特徴とする。
本発明の半導体集積回路は、複数の分周比を記憶してお
き、プログラムによる通常動作時には、プログラムによ
って設定される分周比に従い原クロックを分周して動作
の基本クロックとする一方、プログラムによらない動作
時には、入力端子から入力される選択信号に応じて分周
比を選択し、選択した分周比に従って原クロックを分周
し、これを、プログラムによらない動作の基本クロック
として他の回路に与え、プログラムによらない動作時に
も最適の処理速度で動作する。
き、プログラムによる通常動作時には、プログラムによ
って設定される分周比に従い原クロックを分周して動作
の基本クロックとする一方、プログラムによらない動作
時には、入力端子から入力される選択信号に応じて分周
比を選択し、選択した分周比に従って原クロックを分周
し、これを、プログラムによらない動作の基本クロック
として他の回路に与え、プログラムによらない動作時に
も最適の処理速度で動作する。
以下、本発明をその実施例を示す図面に基づき詳述する
。
。
第１図は本発明に係る半導体集積回路の構成を示すブロ
ック図である。図中１は原クロツク発生回路であって、
分周回路２は、原クロツク発生回路１が発生した原クロ
ックを、設定された分周比で分周し、半導体集積回路に
内蔵されたプログラム記憶回路等のその他の回路３に与
える。分局値レジスタ４は分周回路２に与える分周値を
格納し、分周値設定手段５は内蔵するプログラム記憶回
路に書き込まれたプログラム又は外部から読み込んだプ
ログラムに従って分周値レジスタ４に分周値を設定する
。リセット信号入力ピン８は外部からのりセント信号（
Ｒ［！５ＥＴ）を入力して分周値レジスタ４に与える。
ック図である。図中１は原クロツク発生回路であって、
分周回路２は、原クロツク発生回路１が発生した原クロ
ックを、設定された分周比で分周し、半導体集積回路に
内蔵されたプログラム記憶回路等のその他の回路３に与
える。分局値レジスタ４は分周回路２に与える分周値を
格納し、分周値設定手段５は内蔵するプログラム記憶回
路に書き込まれたプログラム又は外部から読み込んだプ
ログラムに従って分周値レジスタ４に分周値を設定する
。リセット信号入力ピン８は外部からのりセント信号（
Ｒ［！５ＥＴ）を入力して分周値レジスタ４に与える。
セレクタ７は外部から初期分周値セレクトピン９１，９
２．９３を介して入力された選択信号（ＳＥＬ １，２
．３）に従って、例えばディジタルスインチ、コード発
生回路等からなる４つの初期分周値設定手段６１，６２
，６３．６４のいずれかを選択し、初期分周値（Ａ）
、 （Ｂ） 、 （Ｃ） 、 （Ｄ）のいずれかを分周
値レジスタ４に格納する。
２．９３を介して入力された選択信号（ＳＥＬ １，２
．３）に従って、例えばディジタルスインチ、コード発
生回路等からなる４つの初期分周値設定手段６１，６２
，６３．６４のいずれかを選択し、初期分周値（Ａ）
、 （Ｂ） 、 （Ｃ） 、 （Ｄ）のいずれかを分周
値レジスタ４に格納する。
以上のような構成の半導体集積回路のりセント時の動作
につき説明する。なお、プログラムに依存した通常動作
時の動作は前述の従来回路の動作と同様である。
につき説明する。なお、プログラムに依存した通常動作
時の動作は前述の従来回路の動作と同様である。
リセット信号入力ピン８から“１″が入力されたリセッ
ト時には、分周値レジスタ４に格納されている分周値が
リセットされ、セレクタ７が選択する初期分周値が分周
値レジスタ４に格納される。
ト時には、分周値レジスタ４に格納されている分周値が
リセットされ、セレクタ７が選択する初期分周値が分周
値レジスタ４に格納される。
セレクタ７は、初期分周値セレクトピン９１，９２．９
３を介して与えられる信号が“０．０．０”の時に初期
分周値設定手段６１を選択して初期分周値（Ａ）を、“
１゜０．０”の時に初期分周値設定手段６２を選択して
初期分周値（Ｂ）を、“０，１．０”の時に初期分周値
設定手段６３を選択して初期分周値（Ｃ）を、“０，０
．１”の時に初期分周値設定手段６４を選択して初期分
周値（Ｄ）を分周値レジスタ４に格納する。
３を介して与えられる信号が“０．０．０”の時に初期
分周値設定手段６１を選択して初期分周値（Ａ）を、“
１゜０．０”の時に初期分周値設定手段６２を選択して
初期分周値（Ｂ）を、“０，１．０”の時に初期分周値
設定手段６３を選択して初期分周値（Ｃ）を、“０，０
．１”の時に初期分周値設定手段６４を選択して初期分
周値（Ｄ）を分周値レジスタ４に格納する。
分周回路２は分周値レジスタ４に格納されている初期分
周値に従って、原クロツク発生回路１が発生する原クロ
ックを分周し、これを、リセット時に、例えばＲＯＭか
らデータを読み出す際の基本クロックとしてその他の回
路３及び分周値設定手段５へ出力する。
周値に従って、原クロツク発生回路１が発生する原クロ
ックを分周し、これを、リセット時に、例えばＲＯＭか
らデータを読み出す際の基本クロックとしてその他の回
路３及び分周値設定手段５へ出力する。
リセット信号入力ピン８から０″が入力されてリセット
が解除された後は、分周値設定手段５のみが分周値レジ
スタ４に分周値を設定する。その際、内蔵回路に書き込
まれたプログラム又は外部から読み込んだプログラムの
分周比変更命令が実行されると、分周値設定手段５はプ
ログラムの命令に応じた分周値を分周値レジスタ４に設
定し、分周回路２は分周値レジスタ４に格納された分周
比に応じて原クロックを分周する。
が解除された後は、分周値設定手段５のみが分周値レジ
スタ４に分周値を設定する。その際、内蔵回路に書き込
まれたプログラム又は外部から読み込んだプログラムの
分周比変更命令が実行されると、分周値設定手段５はプ
ログラムの命令に応じた分周値を分周値レジスタ４に設
定し、分周回路２は分周値レジスタ４に格納された分周
比に応じて原クロックを分周する。
なお、上記実施例では初期分周値セレクトピンを３本備
えた構成としたが、選択対象が４つの場合、第２図に示
す如く、初期分周値セレクトピンは２本で充分である。
えた構成としたが、選択対象が４つの場合、第２図に示
す如く、初期分周値セレクトピンは２本で充分である。
即ち、セレクタ７は、初期分周値セレクトピン９１．９
２を介して与えられる信号が“ｏ、ｏ”の時に初期分周
値設定手段６１を選択して初期分周値（＾）を、“０．
１″の時に初期分周値設定手段６２を選択して初期分周
値（Ｂ）を、“１，０”の時に初期分周値設定手段６３
を選択して初期分周値（Ｃ）を、“１．１”の時に初期
分周値設定手段６４を選択して初期分周値（Ｄ）を分周
値レジスタ４に格納する。
２を介して与えられる信号が“ｏ、ｏ”の時に初期分周
値設定手段６１を選択して初期分周値（＾）を、“０．
１″の時に初期分周値設定手段６２を選択して初期分周
値（Ｂ）を、“１，０”の時に初期分周値設定手段６３
を選択して初期分周値（Ｃ）を、“１．１”の時に初期
分周値設定手段６４を選択して初期分周値（Ｄ）を分周
値レジスタ４に格納する。
本発明の半導体集積回路は、内蔵回路に書き込まれたプ
ログラム又は外部から読み込んだプログラムを実行する
通常動作時には、プログラムの命令に従ってクロック分
周値を変更し、また、リセット後のプログラムによらな
い回路テスト等の動作時には、複数の初期分周値から適
当な値を選択することによって動作の基本クロックが任
意に設定でき、例えば内部ＲＯＭからの読出し等を高速
に行うことができ、プログラムによらない動作時におい
ても最適の処理速度で動作するという優れた効果を奏す
る。
ログラム又は外部から読み込んだプログラムを実行する
通常動作時には、プログラムの命令に従ってクロック分
周値を変更し、また、リセット後のプログラムによらな
い回路テスト等の動作時には、複数の初期分周値から適
当な値を選択することによって動作の基本クロックが任
意に設定でき、例えば内部ＲＯＭからの読出し等を高速
に行うことができ、プログラムによらない動作時におい
ても最適の処理速度で動作するという優れた効果を奏す
る。
第１図及び第２図は本発明に係る半導体集積回路の構成
を示すブロック図、第３図は従来の半導体集積回路の構
成を示すブロック図である。 １・・・原クロツク発生回路 ２・・・分周回路３・・
・その他の回路 ４・・・分周値レジスタ５・・・分周
値設定手段 ７・・・セレクタ ８・・・リセット信号
入力ピン ６１ 、６２．６３．６４・・・初期分周値
設定手段 ９１，９２．９３・・・初期分周値セレクト
ピンなお、図中、同一符号は同一、又は相当部分を示す
。
を示すブロック図、第３図は従来の半導体集積回路の構
成を示すブロック図である。 １・・・原クロツク発生回路 ２・・・分周回路３・・
・その他の回路 ４・・・分周値レジスタ５・・・分周
値設定手段 ７・・・セレクタ ８・・・リセット信号
入力ピン ６１ 、６２．６３．６４・・・初期分周値
設定手段 ９１，９２．９３・・・初期分周値セレクト
ピンなお、図中、同一符号は同一、又は相当部分を示す
。
Claims (1)
- （１）クロックパルス発生回路が供給する原クロックを
、プログラムが設定する分周比で分周してプログラムに
よる動作の基本クロックとする一方、プログラムによら
ない動作時には、プログラム以外の分周比設定手段が設
定する分周比で原クロックを分周して動作の基本クロッ
クとする半導体集積回路において、 複数の分周比を設定し得る分周比設定手段 と、 分周比設定手段が設定すべき分周比を選択 する手段と を備えたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10631489A JP2961219B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10631489A JP2961219B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284520A true JPH02284520A (ja) | 1990-11-21 |
| JP2961219B2 JP2961219B2 (ja) | 1999-10-12 |
Family
ID=14430520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10631489A Expired - Fee Related JP2961219B2 (ja) | 1989-04-26 | 1989-04-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961219B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129936A (ja) * | 1991-11-07 | 1993-05-25 | Matsushita Electron Corp | プログラマブルカウンタ |
-
1989
- 1989-04-26 JP JP10631489A patent/JP2961219B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129936A (ja) * | 1991-11-07 | 1993-05-25 | Matsushita Electron Corp | プログラマブルカウンタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2961219B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876640A (en) | Logic controller having programmable logic "and" array using a programmable gray-code counter | |
| EP0180196B1 (en) | Programmable counter/timer device | |
| US4933897A (en) | Method for designing a control sequencer | |
| JP2986104B2 (ja) | 情報処理装置の自己試験回路 | |
| JPH02284520A (ja) | 半導体集積回路 | |
| US5822572A (en) | Electronic equipment that changes active time of signals for a peripheral circuit from a microprocessor that switches its operating clock frequency | |
| JPH1019996A (ja) | レート発生回路 | |
| KR100284287B1 (ko) | 가변 리셋 어드레스를 가지는 마이크로프로세서 | |
| JPS61134982A (ja) | メモリ・アクセス回路 | |
| JP2742549B2 (ja) | 可変遅延回路 | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| JPH0313876A (ja) | モード設定回路 | |
| KR100239446B1 (ko) | 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로 | |
| JPH026996A (ja) | 表示装置 | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JPH09223010A (ja) | マイクロプロセッサおよびその処理方法 | |
| JPS59127845A (ja) | 集積回路のテスト回路 | |
| JPS61172431A (ja) | サンプリング信号発生回路 | |
| JPS61199322A (ja) | スイツチ回路 | |
| JPH103401A (ja) | マイクロコンピュータ | |
| JPH02107982A (ja) | 集積回路のテスト回路 | |
| JPH0754348B2 (ja) | テスト回路 | |
| JPH05151012A (ja) | テスト回路 | |
| JPH0410300A (ja) | レジスタリード回路 | |
| JPH02118832A (ja) | 制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |