JPS61212112A - タイミング発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に使われるタイミング発生回
路に関し、特にテスト用回路を含むタイミング発生回路
に関する。

〔従来の技術〕

従来、この柚のタイミング発生回路は、第２図に示す例
のように、２進ｍ段カウンタ１１と２進ｎ−ｍ段カウン
タ１２とで構成される。２進ｎ段カウンタ１とこのカウ
ンター１の値をデコードするタイミングデコーダー５お
よびテストのため忙２進ｎ段カウンタを２進ｍ段カウン
タ１１と２進ｎ−ｎｎ段カウンタ１２に分割するための
クロック切換え回路１３とによって構成されていた。カ
ウンタｌはリセット入力端子９からのリセット信号でリ
セットされる。通常時クロック切換回路１３によってカ
ウンタ１１とカウンタ１２とは接続されてカウンタ１は
人力端子８がらのクロック信号を２進ｎ段で計数して、
その出力でタイミングデコーダ５から出力端子１ｏにタ
イミング信号ヲ生じる。テスト時には、クロック切換回
路１３でｎ−ｍ段カウンタ１２のみ働くように、クロッ
ク信号は直接ｎ−ｍ段カウンタ１２に入力される。タイ
ミングデコーダ５Ｆｉこのｎ−ｍ段の出カテテスト用の
タイミング信号を出力端子に生じる。テスト時にはｍ段
カウンタ１１のみ動作させることもできる。この２つの
テストによりカウンタ１とりイミングデコーダ５とのテ
ストをすることができる。

また、他の従来例として、第３図に示すように、テスト
のためのタイミング発生回路として、２段ｎ段カウンタ
２１をそれぞれトグルフリップフロップ１８で形成し、
この各トグルフリップフロップ１８をｎ本のプリセット
データ入力端子１６とプリセットパルス入力端子１９と
プリセット回路１７によりて任意の値にプリセットでき
るような構成にする回路もｉ−）た。すなわち、テスト
時には各トグルフリップフロップ１８を任意の所定値に
プリセットし、入力端子８からクロック信号を人力して
、そのカウンタ２１からの出力をタイミングデコーダ５
でデコードし、出力端子１０にタイミング信号を得てい
た。

〔発明が解決しようとする問題点〕

第２図に系した従来のタイミング発生回路では、２進ｎ
段カウンター１の内容を任意の値に設定するためには、
最大２ｍ−１周期および２　ｆｔ−Ｉｎ　−１周期のク
ロック人力が必要であシ、結局２”−１周期のクロック
人力が必要になる。このためｎの値が大きい場合には、
テスト時間が長くなるという欠点があった。また、ｗＪ
３図に示した例では、２進ｎ段カウンター２１の内容は
、任意の時刻に任意の値に設定できるが、このためには
、０体のプリセットデータ入力端子１６が必要であシ、
ｎの値が大きい場合には、半導体集積回路の外部入力端
子が不足する場合があるという欠点があった。

本発明の目的は、従来よシ短時間でかつよシナない外部
入力端子によって２進ｎ段カウンターを任意の値に設定
できるようにすることにより、テストが容易なタイミン
グ発生回路を提供することにある。

〔問題点を解決するための手段〕

本発明のタイミング発生回路では、２進ｎ段カウンター
とこの２進ｎ段カウンターの出力でタイミング信号を発
生するタイミングデコーダとを有し、２進ｎ段カウンタ
ーは２進ｎ段カウンタ動作とｎ段のシフトレジスタとし
ての動作とを切シ換えれるようＫしている。

〔実施例〕

次に図面を参照して本発明をよシ詳細に説明するＯ ＃！１図は、本発明の一実施例であって、３１はシフト
レジスタ動作をする２進ｎ段カウンター。

２はＤタイプフリップフロップ、３はＡＮＤ論理を用い
たテスト用回路、４は排他的ＯＲ回路、５はタイミング
デコーダー、６は回路機能切換え端子、７はテスト用入
力端子、８はクロック入力端子、９Ｆｉリセット入力端
子、１０はタイミング出力端子である。

テストモードでない通常動作時には、回路機能切換え端
子６とテスト用入力端子７は、高レベル（以下、−Ｈｌ
とする）に固定されている。この状態でリセット入力端
子９よｊ５　＋７セツトパルスが人力されると、ｎ個の
Ｄタイプ７リツプフロツプ（以下、ＩＤ−ＦＦ’）２の
出力Ｑは全て低レベル（以下、′Ｌ−とする）Ｋなる。

次にクロック入力端子８よシクロツクが入力されると、
このクロックの立上シで第一段目のＤ−ＦＦ２の出力Ｑ
はＨ”ＶＣかわる。以下２段目からｎ段目までのＤ−Ｆ
Ｆ２の出力ＱＦｉ、一段前のＤ−ＦＦ２の出力Ｑが１）
ｉｏのときだけクロックの立上シで値が反転する。従っ
てこれらｎ個のＤ−Ｆ’Ｆ２の出力は、。

Ｏから２”−１４での２進数を表わすことができる。タ
イミングデコーダー５は、この２進数を表わすことがで
きる。タイミングデコーダー５は、この２進数が任意の
値になったことを検出して、タイミング出力端子１０か
らタイミングパルスを出力する０ 次にテストモードの時は、回路機能切換え端子６は１Ｌ
１に固定される。この状態ではテスト用回路３の出力は
常Ｋ”Ｌ”になるため、第一段目のＤ−ＦＦ２には、テ
スト用入力端子７より入力された値がそのまま入力され
る。以下第２段目から第ｎ段目までのＤ−ＦＦ２には、
一段前のＤ−ＦＦ’２の出力Ｑの値がそのまま入力され
るため、ｎ個のＤ−ＦＦ２は、ｎ段のシフトレジスタを
構成する。

従ってテスト用入力端子７から任意のデータを入力し、
ｎ段シフトしてタイミングデコーダ５の出力を調べると
、最大でもｎ周期のクロックによってタイミングデコー
ダーの機能と、２進カウンターの機能をテストすること
ができる。

〔発明の効果〕

以上説明したように１本発明によれば、多くの外部入力
端子を必要とせず、しかも短時間で、タイミング発生回
路の機能がテストできるため、半導体集積回路のテスト
回路設計およびテスト用人カバターンの設計が容易にな
り、テスト時間も短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例によるタイミング発生回路の
ブロック図であり、第２図および第３図はそれぞれ従来
のタイミング発生回路のブロック図である。 １．２１．３１・・・・・・２進ｎ段カウンター、２・
・・・・・Ｄタイプフリップフロップ、３・・・・・・
テスト用回路、４・・・・・・排他的ＯＲ回路、５・・
・・・・タイミングデコーダー、６・・・・・・回路機
能切換え端子、７・・・・・・テスト用入力端子、８・
・・・・・クロック入力端子、９・・・・・・リセット
入力端子、１ｏ・・・・・・タイミング出力端子、１１
・・・・・・２進ｍ段カウンター、１２・・・・・・２
進ｎ−ｍ段カウンター、１３・旧・・クロック切換え回
路、１４・・・ザクロツク切換え信号人力端子、１５・
・・・・・テストクロック入力端子、１６・・・・・・
プリセットデータ入力端子、１７・・・・・・プリセッ
ト回路、１８・・・・・−トグルフリップフロップ、１
９・・・・・・プリセットパルス入力端子。 代理人　弁理士　　内　原　　　晋・パ−ゝ゛・く　−

Claims (1)

【特許請求の範囲】
1. 　２進カウンターと該２進カウンターの出力でタイミン
   グ信号を発生するタイミングデコーダーとを含むタイミ
   ング発生回路において、前記２進カウンターは切換え回
   路によりシフトレジスタとしても動作することを特徴と
   したタイミング発生回路。