JPH0376421A - ２クロック切換回路 - Google Patents
２クロック切換回路Info
- Publication number
- JPH0376421A JPH0376421A JP1213559A JP21355989A JPH0376421A JP H0376421 A JPH0376421 A JP H0376421A JP 1213559 A JP1213559 A JP 1213559A JP 21355989 A JP21355989 A JP 21355989A JP H0376421 A JPH0376421 A JP H0376421A
- Authority
- JP
- Japan
- Prior art keywords
- level
- clock
- signal
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２つのクロックを切り換えるセレクタ回路に関
するものである。
するものである。
〔従来の技術］
第４図は従来の２クロック切換回路を示す回路図である
。図において、１は一方のクロック人力ＣＫＡが入力さ
れる入力端子、２はもう片方のクロック入力ＣＫＢが入
力される入力端子、３は２クロフクのセレクト信号Ｓが
入力される入力端子、６はインバータ、１１，１２，１
３，１５はナンドゲート、１４はクロック人力ＣＫＡ、
ＣＫＢかセレクト信号Ｓによって選択されて出力され
るクロック出力信号ＣＫＯの出力端子である。
。図において、１は一方のクロック人力ＣＫＡが入力さ
れる入力端子、２はもう片方のクロック入力ＣＫＢが入
力される入力端子、３は２クロフクのセレクト信号Ｓが
入力される入力端子、６はインバータ、１１，１２，１
３，１５はナンドゲート、１４はクロック人力ＣＫＡ、
ＣＫＢかセレクト信号Ｓによって選択されて出力され
るクロック出力信号ＣＫＯの出力端子である。
次に動作について説明する。第５図は第４図の回路の動
作を示すタイムチャートである。図において、（ａｌは
クロック人力ＣＫＡ、 （ｂｌはクロック入力ＣＫＢ、
（ｃｌはセレクト信号Ｓ、（ｄ）はクロック出力信号
ＣＫＯを示す。また、１６．１７はセレクト信号Ｓの変
化によってＣＫＯに発生する立ち上がりエツジ、１８は
スパイクである。
作を示すタイムチャートである。図において、（ａｌは
クロック人力ＣＫＡ、 （ｂｌはクロック入力ＣＫＢ、
（ｃｌはセレクト信号Ｓ、（ｄ）はクロック出力信号
ＣＫＯを示す。また、１６．１７はセレクト信号Ｓの変
化によってＣＫＯに発生する立ち上がりエツジ、１８は
スパイクである。
２クロツクのセレクト信号ＳがＬレベルの時、インバー
タ６の出力がＨレベルであるので、ナンドゲートからは
クロック信号ＣＫＡの反幅信号が出力され、ナンドゲー
ト１２からはＨレベルが出力されるので、ナンドゲート
１３からはクロック信号Ｃ臥が出力される。また、反対
に２クロツクのセレクト信号ＳがＨレベルの時は、イン
バータ６の出力がＬレベルであるので、ナンドゲート１
１からはＨレベルが出力され、ナンドゲート１２からは
クロック信号ＣＫＢの反転信号が出力されるので、ナン
ドゲート１３からはクロック信号ＣＫＢが出力される。
タ６の出力がＨレベルであるので、ナンドゲートからは
クロック信号ＣＫＡの反幅信号が出力され、ナンドゲー
ト１２からはＨレベルが出力されるので、ナンドゲート
１３からはクロック信号Ｃ臥が出力される。また、反対
に２クロツクのセレクト信号ＳがＨレベルの時は、イン
バータ６の出力がＬレベルであるので、ナンドゲート１
１からはＨレベルが出力され、ナンドゲート１２からは
クロック信号ＣＫＢの反転信号が出力されるので、ナン
ドゲート１３からはクロック信号ＣＫＢが出力される。
つまり、セレクト信号ＳがＬレベルの時クロック信号Ｃ
ＫＡを、Ｈレベルの時はクロック信号ＣＫＢをクロック
出力端子１４に出力する。
ＫＡを、Ｈレベルの時はクロック信号ＣＫＢをクロック
出力端子１４に出力する。
ナンドゲート１５はスパイク対策のために設けられたゲ
ートであり、２つのクロック人力ＣＫＡ 、 ＣＫＢが
共にＨレベルの時に、セレクト信号ＳがＨレベルからＬ
レベルに切り換えた場合、インバータ６の遅延により、
−瞬の間、ナンドゲート１１，１２０出力が共にＨレベ
ルとなり、クロック出力信号ＣＫＯＫＬのスパイク１８
が発生するのを防ぐためのものである。ナンドゲート１
５は２つのクロック入力ＣＫＡ 、 ＣＫＢが共にＨレ
ベルの時にＬを出力する、ので、セレクト信号を切り換
えた時に、−瞬の間。
ートであり、２つのクロック人力ＣＫＡ 、 ＣＫＢが
共にＨレベルの時に、セレクト信号ＳがＨレベルからＬ
レベルに切り換えた場合、インバータ６の遅延により、
−瞬の間、ナンドゲート１１，１２０出力が共にＨレベ
ルとなり、クロック出力信号ＣＫＯＫＬのスパイク１８
が発生するのを防ぐためのものである。ナンドゲート１
５は２つのクロック入力ＣＫＡ 、 ＣＫＢが共にＨレ
ベルの時にＬを出力する、ので、セレクト信号を切り換
えた時に、−瞬の間。
ナンドゲート１１．１２の出力が共にＨレベルとｔって
も、クロック出力信号ＣＫＯにスパイク１８を発生させ
ないことができる。
も、クロック出力信号ＣＫＯにスパイク１８を発生させ
ないことができる。
従来の２クロック切換回路は以上のように構成されてい
たので、クロック出力信号ＣＫＯにはセレクト信号Ｓの
変化によって、２つのクロック人力ＣＫＡ 、 ＣＫＢ
の立ち上がりエツジ以外の立ち上がりエッヂ１６．１７
が生じてしまうため、クロック出力信号ＣＫＯをポジテ
ィブエツジセンスのフリップフロップのクロック入力に
接続する場合に、そのフリップフロップが本来のクロッ
ク人力ＣＫＡ 、 ＣＫＢの立ち上がり以外のタイミン
グで動作してしまうという問題点があった。
たので、クロック出力信号ＣＫＯにはセレクト信号Ｓの
変化によって、２つのクロック人力ＣＫＡ 、 ＣＫＢ
の立ち上がりエツジ以外の立ち上がりエッヂ１６．１７
が生じてしまうため、クロック出力信号ＣＫＯをポジテ
ィブエツジセンスのフリップフロップのクロック入力に
接続する場合に、そのフリップフロップが本来のクロッ
ク人力ＣＫＡ 、 ＣＫＢの立ち上がり以外のタイミン
グで動作してしまうという問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、セレクト信号の切り換えによる本来のクロック
入力による立ち上がりエツジ以外の立ち上がりエツジを
生じさせないことができる２クロック切換回路を得るこ
とを目的とする。
もので、セレクト信号の切り換えによる本来のクロック
入力による立ち上がりエツジ以外の立ち上がりエツジを
生じさせないことができる２クロック切換回路を得るこ
とを目的とする。
本発明に係る２クロック切換回路は、セレクト信号が切
り換えられた時に、選択されたクロック信号がＬレベル
であるか、Ｈレベルであるかを判断するためのナンドゲ
ート及びインバータと、それらの出力信号を受け、切り
換えタイミングを生成するＳＲクラッチを設けたもので
ある。
り換えられた時に、選択されたクロック信号がＬレベル
であるか、Ｈレベルであるかを判断するためのナンドゲ
ート及びインバータと、それらの出力信号を受け、切り
換えタイミングを生成するＳＲクラッチを設けたもので
ある。
本発明における２クロック切り換え回路は、セレクト信
号が切り換えられた時に、選択されたクロック信号がＬ
レベルであるか、Ｈレベルであるかを判断し、Ｌレベル
であればすぐにクロックを切り換え、Ｈレベルであれば
Ｌレベルになった後にクロックを切り換えるようにする
。
号が切り換えられた時に、選択されたクロック信号がＬ
レベルであるか、Ｈレベルであるかを判断し、Ｌレベル
であればすぐにクロックを切り換え、Ｈレベルであれば
Ｌレベルになった後にクロックを切り換えるようにする
。
〔実施例］
以下、本発明の一実施例を図について説明する。
第１図は本発明による２クロック切換回路の一実施例を
示す回路図である。図において、符号１〜３．６．１２
〜１４ は前記従来のものと同一であり説明は省略す
る。４，５はインバータ、７．８は２人力ナンドゲート
、９．１０はＳＲクラッチある。
示す回路図である。図において、符号１〜３．６．１２
〜１４ は前記従来のものと同一であり説明は省略す
る。４，５はインバータ、７．８は２人力ナンドゲート
、９．１０はＳＲクラッチある。
次に動作について説明する。
セレクト信号ＳがＬレベルの時、ＳＲクラッチ９のＱ出
力信号ｆ３はＨレベル、ＳＲクラッチ０のＱ出力信号ｆ
４はＬレベルとなっているので、ナンドゲート１３から
はクロック信号ＣＫＡが出力され、クロック出力端子１
４に出力されている。
力信号ｆ３はＨレベル、ＳＲクラッチ０のＱ出力信号ｆ
４はＬレベルとなっているので、ナンドゲート１３から
はクロック信号ＣＫＡが出力され、クロック出力端子１
４に出力されている。
セレクト信号ＳをＬレベルからＨレベルに、すなわちク
ロック信号をＣＫＡからＣＫＢに切り換えた時、ＳＲク
ラッチはリセットされｆ３はＬレベルとなり、ナンドゲ
ート１１からはＨレベルが出力される。その時にクロッ
ク信号ＣＫＢがＬレベルであれば、インバータ５の出力
がＨレベルであるので、ナンドゲート８の出力がＬレベ
ルとなりＳＲクラッチ０はセットされる。するとｆ４が
Ｈレベルとなるので、ナンドゲート１２からはすぐにク
ロック信号ＣＫＢの反転信号が出力され、ナンドゲート
Ｂを通ってクロック出力１４にクロック信号ＣＫＢが出
力される。
ロック信号をＣＫＡからＣＫＢに切り換えた時、ＳＲク
ラッチはリセットされｆ３はＬレベルとなり、ナンドゲ
ート１１からはＨレベルが出力される。その時にクロッ
ク信号ＣＫＢがＬレベルであれば、インバータ５の出力
がＨレベルであるので、ナンドゲート８の出力がＬレベ
ルとなりＳＲクラッチ０はセットされる。するとｆ４が
Ｈレベルとなるので、ナンドゲート１２からはすぐにク
ロック信号ＣＫＢの反転信号が出力され、ナンドゲート
Ｂを通ってクロック出力１４にクロック信号ＣＫＢが出
力される。
また、セレクト信号ＳをＬレベルからＨレベルに切り換
えた時に、クロック信号ＣＫＢがＨレベルであれば、イ
ンバータ５の出力がＬレベルであるので、すぐにナンド
ゲート８の出力はＨレベルとならず、クロック信号ＣＫ
ＢがＬレベルとなった後にナンドゲート８がＨレベルと
なり、ＳＲクラッチ０をセットする。そして、クロック
出力１４ にクロック信号ＣＫＢが出力される。
えた時に、クロック信号ＣＫＢがＨレベルであれば、イ
ンバータ５の出力がＬレベルであるので、すぐにナンド
ゲート８の出力はＨレベルとならず、クロック信号ＣＫ
ＢがＬレベルとなった後にナンドゲート８がＨレベルと
なり、ＳＲクラッチ０をセットする。そして、クロック
出力１４ にクロック信号ＣＫＢが出力される。
セレクト信号ＳをＨレベルから、Ｌレベルに切り換えた
場合は、ＳＲクラッチ０がリセットされ、ＳＲラツチ９
をセットするタイミングがコントロールされる。
場合は、ＳＲクラッチ０がリセットされ、ＳＲラツチ９
をセットするタイミングがコントロールされる。
第２図は第１図の動作を示すタイムチャートである。図
において、（ａｔはクロック人力ＣＫＡ、（ｂｌはクロ
ック入力ＣＫＢ、（ｃｌはセレクト信号Ｓ 、（ｄｌ
ハクロック出力信号ＣＫＯ１（ｅ）はナンドゲート７の
出力ｆ１、（０はナンドゲート８の出力信号ｆ２ 、
（ｇｌはＳＲラツチ９のＱ出力ｆ３、（ｈ）はＳＲクラ
ッチ０のＱ出力を示す。また、１９〜２２ はセレク
ト信号Ｓの変化点を示す。
において、（ａｔはクロック人力ＣＫＡ、（ｂｌはクロ
ック入力ＣＫＢ、（ｃｌはセレクト信号Ｓ 、（ｄｌ
ハクロック出力信号ＣＫＯ１（ｅ）はナンドゲート７の
出力ｆ１、（０はナンドゲート８の出力信号ｆ２ 、
（ｇｌはＳＲラツチ９のＱ出力ｆ３、（ｈ）はＳＲクラ
ッチ０のＱ出力を示す。また、１９〜２２ はセレク
ト信号Ｓの変化点を示す。
このタイムチャートでもわかるように、２０．２１のセ
レクト信号の変化では、選択されたクロック信号がその
時Ｌレベルであるので、セレクト信号の変化とともにｆ
３ 、ｆ４がＨレベルとなり・クロック信号が出力され
る状態となる。
レクト信号の変化では、選択されたクロック信号がその
時Ｌレベルであるので、セレクト信号の変化とともにｆ
３ 、ｆ４がＨレベルとなり・クロック信号が出力され
る状態となる。
１９．２２のセレクト信号の変化では、選択されたクロ
ック信号がその時Ｈレベルであるので、セレクト信号が
変化してもｆ３．ｆ４はＨレベルにはならず、選択され
たクロック信号がＬレベルになった時Ｋ、ｆ３ 、 ｆ
４がｒＨＪレベルとなり、クロック信号が出力される状
態となる。
ック信号がその時Ｈレベルであるので、セレクト信号が
変化してもｆ３．ｆ４はＨレベルにはならず、選択され
たクロック信号がＬレベルになった時Ｋ、ｆ３ 、 ｆ
４がｒＨＪレベルとなり、クロック信号が出力される状
態となる。
なお、上記実施例ではクロック出力端子１４をポジティ
ブエツジセンスのフリップフロップのクロック入力に接
続する場合について説明したが、ネガティブエツジセン
スのフリップフロップの場合でも、セレクト信号Ｓの変
化によって、本来のクロック信号以外の立ち下がりエツ
ジが生じると問題となるので、第３図に示すような回路
にすることによっが、上記実施例と同様の効果を奏する
。
ブエツジセンスのフリップフロップのクロック入力に接
続する場合について説明したが、ネガティブエツジセン
スのフリップフロップの場合でも、セレクト信号Ｓの変
化によって、本来のクロック信号以外の立ち下がりエツ
ジが生じると問題となるので、第３図に示すような回路
にすることによっが、上記実施例と同様の効果を奏する
。
なお、第３図の符号１〜１２．１４は上記実施例で示し
たものと同一であり、２３はアンドゲートである。
たものと同一であり、２３はアンドゲートである。
以上のように本発明によれば、２クロック切換回路をイ
ンバータとナンドゲートとＳＲラッチよって構成するこ
とにより、セレクト信号が切り換えられた時に、選択さ
れたクロック信号がＬレベルであるか、Ｈレベルである
かを判断し、Ｌレベルであればすぐにクロックを切り換
え、ＨレベルであれはＬレベルになった後にクロックを
切り換えるようにしたので、セレクト信号による立ち上
がりエツジを生じさせない２クロック切換回路を得るこ
とができる効果がある。
ンバータとナンドゲートとＳＲラッチよって構成するこ
とにより、セレクト信号が切り換えられた時に、選択さ
れたクロック信号がＬレベルであるか、Ｈレベルである
かを判断し、Ｌレベルであればすぐにクロックを切り換
え、ＨレベルであれはＬレベルになった後にクロックを
切り換えるようにしたので、セレクト信号による立ち上
がりエツジを生じさせない２クロック切換回路を得るこ
とができる効果がある。
第１図は本発明による２クロック切換回路の一実施例を
示す回路図、第２図は第１図の回路の動作を示すタイム
チャート、第３図は本発明の他の実施例を示す２クロッ
ク切換回路の回路図、第４図は従来の２クロック切換回
路を示す回路図、第５図は第４図の回路の動作を示すタ
イムチャートである。 １．２．３・・・入力端子、４，５．６・・・インバー
タ、７ 、８ 、１１，１２．１３・・・ナンドゲート
、９．１０・・・ＳＲラッチ、１４・・・出力端子、２
３・・・アンドゲート。 なお、図中、同一符号は同一、または相当部分を示す。
示す回路図、第２図は第１図の回路の動作を示すタイム
チャート、第３図は本発明の他の実施例を示す２クロッ
ク切換回路の回路図、第４図は従来の２クロック切換回
路を示す回路図、第５図は第４図の回路の動作を示すタ
イムチャートである。 １．２．３・・・入力端子、４，５．６・・・インバー
タ、７ 、８ 、１１，１２．１３・・・ナンドゲート
、９．１０・・・ＳＲラッチ、１４・・・出力端子、２
３・・・アンドゲート。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- セレクト信号により２つのクロックを切り換える２クロ
ック切換回路において、セレクト信号が切り換えられた
時に、選択されたクロック信号がＬレベルであるか、Ｈ
レベルであるかを判断するための、ナンドゲート及びイ
ンバータと、それらの出力信号を受け、切換タイミング
を生成するＳＲラッチと、そのＳＲラッチの出力及び２
つのクロック信号を受けクロック出力信号を生成する３
つのナンドゲートを備えたことを特徴とする２クロック
切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213559A JPH0376421A (ja) | 1989-08-18 | 1989-08-18 | ２クロック切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213559A JPH0376421A (ja) | 1989-08-18 | 1989-08-18 | ２クロック切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0376421A true JPH0376421A (ja) | 1991-04-02 |
Family
ID=16641216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213559A Pending JPH0376421A (ja) | 1989-08-18 | 1989-08-18 | ２クロック切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0376421A (ja) |
-
1989
- 1989-08-18 JP JP1213559A patent/JPH0376421A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970405A (en) | Clock selection circuit for selecting one of a plurality of clock pulse signals | |
| JPH04288607A (ja) | クロック信号切り換え回路 | |
| JPH0376421A (ja) | ２クロック切換回路 | |
| JPH02124627A (ja) | クロックドライバー回路 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| KR930002257B1 (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| JPH0998161A (ja) | クロック切替え回路 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JP2550999B2 (ja) | 同期パルス発生回路 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP2564300B2 (ja) | ダイナミツク型フリツプフロツプ | |
| KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH02203611A (ja) | フリップフロップ回路 | |
| JPH03282805A (ja) | クロック信号切換回路 | |
| JPH0364119A (ja) | クロック断検出回路 | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JPH0756651A (ja) | クロック発生回路 | |
| JPH03157013A (ja) | クロック相分離回路 | |
| JPH06310999A (ja) | ２相パルス発生回路 | |
| JPH05291895A (ja) | クロック選択回路 | |
| JPH0251298B2 (ja) | ||
| JPS6196828A (ja) | バイナリ−カウンタ | |
| JPH05291893A (ja) | クロック選択回路 |