JPS6120151B2 - - Google Patents
Info
- Publication number
- JPS6120151B2 JPS6120151B2 JP53007974A JP797478A JPS6120151B2 JP S6120151 B2 JPS6120151 B2 JP S6120151B2 JP 53007974 A JP53007974 A JP 53007974A JP 797478 A JP797478 A JP 797478A JP S6120151 B2 JPS6120151 B2 JP S6120151B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- input
- emitters
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はバイポーラ系集積回路に関し特に電流
切換型論理回路に関する。
切換型論理回路に関する。
本来、電流切換型論理回路のリフアレンス電圧
はそれが受ける入力信号の論理振幅の中心になる
よう設定されるのが理想であるが、論理構造が複
雑になるに伴い上記の理想を実現するためには他
種類のリフアレンスレベルが必要になる。
はそれが受ける入力信号の論理振幅の中心になる
よう設定されるのが理想であるが、論理構造が複
雑になるに伴い上記の理想を実現するためには他
種類のリフアレンスレベルが必要になる。
特に正論理におけるエミツタホロワOR回路
や、負論理におけるエミツタホロワAND回路を
含む、論理回路では、この傾向が顕著である。し
かるに従来の方法で多種類のリフアレンスレベル
を必要とする回路において、リフアレンス電圧供
給回路あるいはリフアレンス電圧用のレベルシフ
ト回路を構成するには、各々異つた絶縁領域に主
としてエミツタ面積の異なるトランジスタや抵抗
を多種類用意しなければならず、回路レイアウト
は煩雑になるとともに集積密度の向上にも多大の
支障をきたしていた。
や、負論理におけるエミツタホロワAND回路を
含む、論理回路では、この傾向が顕著である。し
かるに従来の方法で多種類のリフアレンスレベル
を必要とする回路において、リフアレンス電圧供
給回路あるいはリフアレンス電圧用のレベルシフ
ト回路を構成するには、各々異つた絶縁領域に主
としてエミツタ面積の異なるトランジスタや抵抗
を多種類用意しなければならず、回路レイアウト
は煩雑になるとともに集積密度の向上にも多大の
支障をきたしていた。
以上のことから本来必要なリフアレンスレベル
をすべて、具備させることは事実上困難で、従来
の回路においては少数のリフアレンスレベルで論
理振幅レベルの異なる入力信号を受けざるを得な
かつた。このことは回路内部の特性に止まらず、
外部に現れる特性にも影響を与え、入力側から見
たスレツシヨールド電圧のずれ、あるいはスイツ
チング特性のON時、OFF時の変還時間tpdがア
ンバランスとなる原因にもなつていた。
をすべて、具備させることは事実上困難で、従来
の回路においては少数のリフアレンスレベルで論
理振幅レベルの異なる入力信号を受けざるを得な
かつた。このことは回路内部の特性に止まらず、
外部に現れる特性にも影響を与え、入力側から見
たスレツシヨールド電圧のずれ、あるいはスイツ
チング特性のON時、OFF時の変還時間tpdがア
ンバランスとなる原因にもなつていた。
本発明の目的はかかる欠点を除去した集積回路
として実現性に優れた電圧変換手段を有する論理
回路を提供することにある。
として実現性に優れた電圧変換手段を有する論理
回路を提供することにある。
本発明による論理回路は１箇のコレクタ領域に
１箇またはそれ以上のベース領域を有しそれぞれ
のベース領域に複数個のエミツタ領域を設け、該
複数個のエミツタ領域またはコンタクト面積を少
くとも１つ以上予め違えておくことにより、上記
複数のベース領域と該領域内に設けたそれぞれの
エミツタまたはそれらを組合わせたエミツタとの
間に複数の異つた順方向電圧が得られるマルチエ
ミツタトランジスタを使用することを特徴とす
る。
１箇またはそれ以上のベース領域を有しそれぞれ
のベース領域に複数個のエミツタ領域を設け、該
複数個のエミツタ領域またはコンタクト面積を少
くとも１つ以上予め違えておくことにより、上記
複数のベース領域と該領域内に設けたそれぞれの
エミツタまたはそれらを組合わせたエミツタとの
間に複数の異つた順方向電圧が得られるマルチエ
ミツタトランジスタを使用することを特徴とす
る。
すなわち、本発明は１つのベース領域に設けた
面積の異なる複数のエミツタ、あるいはそれらの
組み合わせでできる更に面積の異なるエミツタに
よつて多種類のベースーエミツタ順方向電圧を供
給できるマルチエミツタトランジスタを使用する
ことで従来回路の欠点を素子数を増やすことなく
効率的に補うことのできる新しい電流切換型論理
回路を提供するものである。
面積の異なる複数のエミツタ、あるいはそれらの
組み合わせでできる更に面積の異なるエミツタに
よつて多種類のベースーエミツタ順方向電圧を供
給できるマルチエミツタトランジスタを使用する
ことで従来回路の欠点を素子数を増やすことなく
効率的に補うことのできる新しい電流切換型論理
回路を提供するものである。
以下第１図乃至第４図を参照して本発明の実施
例を説明する。
例を説明する。
第１図は本発明の回路に使用する複数の基準電
圧を生成させるためのトランジスタのレイアウト
の一例を示すものでコレクタ電極C′を有するコ
レクタ領域Ｃを有し、電極B′を有するベース領域
Ｂには設けられたそれぞれ面積の異なるエミツタ
E1，E2，E3，E4が設けられている。これらのエ
ミツタの面積、および個数を必要に応じて変えて
設計することにより、上記目的に即した性能のト
ランジスタが得られる。かくしてトランジスタ１
個から得られるベースーエミツタ順方向電圧の種
類は、エミツタの数が３個として、それぞれに面
積が異なる場合で６種類、またエミツタの数が４
個で、同様にそれぞれ面積が異なる場合10種類と
なる。因みに、それぞれ等しい面積のエミツタを
有するマルチエミツタトランジスタの場合組合わ
せ可能なベースーエミツタ順方向電圧の種類は最
大でエミツタの数まである。この比較から第１図
のようなトランジスタが、マスタースライス法等
による電流切換型論理回路を含む集積回路設計の
簡便化に十分効果を発揮することがわかる。
圧を生成させるためのトランジスタのレイアウト
の一例を示すものでコレクタ電極C′を有するコ
レクタ領域Ｃを有し、電極B′を有するベース領域
Ｂには設けられたそれぞれ面積の異なるエミツタ
E1，E2，E3，E4が設けられている。これらのエ
ミツタの面積、および個数を必要に応じて変えて
設計することにより、上記目的に即した性能のト
ランジスタが得られる。かくしてトランジスタ１
個から得られるベースーエミツタ順方向電圧の種
類は、エミツタの数が３個として、それぞれに面
積が異なる場合で６種類、またエミツタの数が４
個で、同様にそれぞれ面積が異なる場合10種類と
なる。因みに、それぞれ等しい面積のエミツタを
有するマルチエミツタトランジスタの場合組合わ
せ可能なベースーエミツタ順方向電圧の種類は最
大でエミツタの数まである。この比較から第１図
のようなトランジスタが、マスタースライス法等
による電流切換型論理回路を含む集積回路設計の
簡便化に十分効果を発揮することがわかる。
次に第２図を参照して本発明の第一の実施例に
よる電流切換型論理回路を説明する。
よる電流切換型論理回路を説明する。
本実施例は３つの電流切換型論理回路１０ａ，
１０ｂ，１０ｃを含む論理回路について示すもの
である。これらの電流切換型論理回路１０ａ，１
０ｂおよび１０ｃにはそれぞれ第１のグループの
入力Va1〜Va3がエミツタホロワトランジスタQ1
〜Q3を介して、第２のグループの入力Vb1〜Vb2
がエミツタホロワトランジスタQ4，Q5を介し
て、ならびに第３のグループとして入力Vc1がエ
ミツタホロワトランジスタQ6を介して印加され
ている。上述の如く３つの入力グループは異なる
入力数を有し、それらのエミツタ抵抗RE1，
RE2，RE3に発生する電流Ia，Ib，Icも異なり、
従つて各エミツタホロワから出力される信号の論
理幅巾の中心は一様でなくなる。このため、これ
らの信号が入力される電流切換型回路の各リフア
レンス電圧VaRVbR，VcRを、理想的なレベルに
設定する必要がある。このために、各面積の異な
る複数のエミツタE1，E2…………Enを有するマ
ルチエミツタトランジスタＱR1をコレクタを接地
し、ベースに基準電圧ＶRに接地して設け、Va入
力に適合するリフアレンス電圧がエミツタE1と
E2を並列に使用することで得られる場合、VaR
にE1とE2を同時に接続し、Vb入力に適合するリ
フアレンス電圧がエミツタE3から得られる場合
これをVbRに接続する。このように論理を構成す
る信号数がそれぞれ異なるためにその論理振巾が
一様でないような入力群に対して予めエミツタ
E1〜Enの組合わせによつて必要となるベースエ
ミツタ順方向電圧ＶBE1，ＶBE2，…………ＶBEo
が得られるようトランジスタＱR1を設計しておけ
ばそれぞれの入力に対して常に適値に近いリフア
レンスレベルVaR，VbR，VcRを供給することが
可能である。
１０ｂ，１０ｃを含む論理回路について示すもの
である。これらの電流切換型論理回路１０ａ，１
０ｂおよび１０ｃにはそれぞれ第１のグループの
入力Va1〜Va3がエミツタホロワトランジスタQ1
〜Q3を介して、第２のグループの入力Vb1〜Vb2
がエミツタホロワトランジスタQ4，Q5を介し
て、ならびに第３のグループとして入力Vc1がエ
ミツタホロワトランジスタQ6を介して印加され
ている。上述の如く３つの入力グループは異なる
入力数を有し、それらのエミツタ抵抗RE1，
RE2，RE3に発生する電流Ia，Ib，Icも異なり、
従つて各エミツタホロワから出力される信号の論
理幅巾の中心は一様でなくなる。このため、これ
らの信号が入力される電流切換型回路の各リフア
レンス電圧VaRVbR，VcRを、理想的なレベルに
設定する必要がある。このために、各面積の異な
る複数のエミツタE1，E2…………Enを有するマ
ルチエミツタトランジスタＱR1をコレクタを接地
し、ベースに基準電圧ＶRに接地して設け、Va入
力に適合するリフアレンス電圧がエミツタE1と
E2を並列に使用することで得られる場合、VaR
にE1とE2を同時に接続し、Vb入力に適合するリ
フアレンス電圧がエミツタE3から得られる場合
これをVbRに接続する。このように論理を構成す
る信号数がそれぞれ異なるためにその論理振巾が
一様でないような入力群に対して予めエミツタ
E1〜Enの組合わせによつて必要となるベースエ
ミツタ順方向電圧ＶBE1，ＶBE2，…………ＶBEo
が得られるようトランジスタＱR1を設計しておけ
ばそれぞれの入力に対して常に適値に近いリフア
レンスレベルVaR，VbR，VcRを供給することが
可能である。
また同一の入力グループでも、同時に動作する
トランジスタの数によつて論理振巾レベルが異な
るが、この場合も同様に最適のリフアレンス電圧
をエミツタE1〜Enの組合わせによつて供給でき
る。
トランジスタの数によつて論理振巾レベルが異な
るが、この場合も同様に最適のリフアレンス電圧
をエミツタE1〜Enの組合わせによつて供給でき
る。
次に第３図を参照して本発明の第２の実施例を
説明する。
説明する。
本実施例では入力信号VIを４つのそれぞれ異
なつた基準電圧ＶR1〜ＶR4が与えられた電流切替
回路２１〜２４にレベル補正をして入力させる場
合について示すものである。ここではそれぞれ面
積の異なるエミツタe1〜e4を有するトランジスタ
ＱR2の各エミツタe1〜e4をそれぞれ抵抗Reを介し
て電源ＶEEに接続させ、ベースに入力VIを印加
し、コレクタを接地して設け、入力VIを異なる
レベルの信号にそれぞれのエミツタホロワとして
出力させている。外部供給のリフアレンス電圧Ｖ
R1〜ＶR4にに対応させて入力VIをトランジスタＱ
R2によるエミツタホロワによりレベルシフトさせ
た数種の電圧がVR1，VR2，VR3，VR4のように
それぞれの負荷違いなどにより、一様でなくなる
場合でも面積の異なるエミツタe1〜enを適当に組
み合わせることにより、リフアレンス電圧のいず
れを補正することが可能である。
なつた基準電圧ＶR1〜ＶR4が与えられた電流切替
回路２１〜２４にレベル補正をして入力させる場
合について示すものである。ここではそれぞれ面
積の異なるエミツタe1〜e4を有するトランジスタ
ＱR2の各エミツタe1〜e4をそれぞれ抵抗Reを介し
て電源ＶEEに接続させ、ベースに入力VIを印加
し、コレクタを接地して設け、入力VIを異なる
レベルの信号にそれぞれのエミツタホロワとして
出力させている。外部供給のリフアレンス電圧Ｖ
R1〜ＶR4にに対応させて入力VIをトランジスタＱ
R2によるエミツタホロワによりレベルシフトさせ
た数種の電圧がVR1，VR2，VR3，VR4のように
それぞれの負荷違いなどにより、一様でなくなる
場合でも面積の異なるエミツタe1〜enを適当に組
み合わせることにより、リフアレンス電圧のいず
れを補正することが可能である。
本発明によればこのような補正を行う際、Ｒ
E，Ｒeを変えることによつて電流密度をコントロ
ールする必要がなくエミツタホロワの駆動能力を
阻害しない点である。
E，Ｒeを変えることによつて電流密度をコントロ
ールする必要がなくエミツタホロワの駆動能力を
阻害しない点である。
次に第４図を参照して本発明の第３の実施例を
説明する。
説明する。
本実施例ではそれぞれ異なる面積の複数のエミ
ツタEr1，Er2，…………Ernを有するマルチエミ
ツタトランジスタＱR3を複数の電流切換型論理回
路のリフアレンス側のトランジスタとして用いた
ものである。ここでは入力Ａがベースに印加され
たトランジスタＱAとトランジスタＱR3をエミツ
タEr3を用いることによつて第１の電流切換型論
理回路を構成し、入力Ｂがベースに印加されたト
ランジスタＱBとトランジスタＱR3をエミツタEr2
を用いることによつて第２の電流切換型論理回路
を構成する。また入力Ｃがベースに印加されたト
ランジスタＱCとトランジスタＱR3をコレクタEr1
を用いて第３の電流切換型論理回路を構成する。
ツタEr1，Er2，…………Ernを有するマルチエミ
ツタトランジスタＱR3を複数の電流切換型論理回
路のリフアレンス側のトランジスタとして用いた
ものである。ここでは入力Ａがベースに印加され
たトランジスタＱAとトランジスタＱR3をエミツ
タEr3を用いることによつて第１の電流切換型論
理回路を構成し、入力Ｂがベースに印加されたト
ランジスタＱBとトランジスタＱR3をエミツタEr2
を用いることによつて第２の電流切換型論理回路
を構成する。また入力Ｃがベースに印加されたト
ランジスタＱCとトランジスタＱR3をコレクタEr1
を用いて第３の電流切換型論理回路を構成する。
ここでは各入力信号Ａ，Ｂ，Ｃに対して第２
図、第３図で使用したのと同様のマルチエミツタ
トランジスタＱR3１個を使用することで、それぞ
れの論理振幅を中心にできるだけ近いリフアレン
スレベルを供給できることを特長としている。こ
こではEr3がＡに、Er2がＢにEr1がＣに対応する
ようにそれぞれのベースエミツタ順方向電圧を決
めておけばよい。また、マスタースライスの場合
に品種によつて、更に入力の論理幅振レベルが異
なる場合でもエミツタEr1〜Ernを組み合わせる
ことによつて適当なスレツシヨルドレベルが得ら
れる。なおシヨツトキイダイオードSbはトラン
ジスタＱR3のオン時の電流のバイパスである。
図、第３図で使用したのと同様のマルチエミツタ
トランジスタＱR3１個を使用することで、それぞ
れの論理振幅を中心にできるだけ近いリフアレン
スレベルを供給できることを特長としている。こ
こではEr3がＡに、Er2がＢにEr1がＣに対応する
ようにそれぞれのベースエミツタ順方向電圧を決
めておけばよい。また、マスタースライスの場合
に品種によつて、更に入力の論理幅振レベルが異
なる場合でもエミツタEr1〜Ernを組み合わせる
ことによつて適当なスレツシヨルドレベルが得ら
れる。なおシヨツトキイダイオードSbはトラン
ジスタＱR3のオン時の電流のバイパスである。
以上の如く本発明は、素子数およびチツプ面積
を徒らに増大させることなく、汎用的にベースー
エミツタ順方向電圧を選択できるトランジスタを
使用することで種々の集積回路の直流、交流特性
を効率的に改善できるものである。
を徒らに増大させることなく、汎用的にベースー
エミツタ順方向電圧を選択できるトランジスタを
使用することで種々の集積回路の直流、交流特性
を効率的に改善できるものである。
なお本発明は上述の実施例に限らず種々の応用
や変更ができることは言うまでもない。
や変更ができることは言うまでもない。
第１図は本発明において用いられるマルチエミ
ツタトランジスタの構成例を示す平面図、第２図
乃至第４図はそれぞれ本発明による第１乃至第３
の実施例を示す回路図である。 図中の符号、Q1〜Q6，Q10〜Q15，ＱA〜ＱC：
トランジスタ、ＱR1，ＱR2，ＱR3：マルチエミツ
タトランジスタ。
ツタトランジスタの構成例を示す平面図、第２図
乃至第４図はそれぞれ本発明による第１乃至第３
の実施例を示す回路図である。 図中の符号、Q1〜Q6，Q10〜Q15，ＱA〜ＱC：
トランジスタ、ＱR1，ＱR2，ＱR3：マルチエミツ
タトランジスタ。
Claims (1)
- １ コレクタ領域内に設けられた少くとも１つの
ベース領域と、該ベース領域内に形成されたエミ
ツタ領域と、基準電圧を用いる複数の論理動作部
とを有し、前記エミツタ領域は前記コレクタ領域
の範囲内で複数個存在し、該複数個のエミツタ領
域は面積が異なつており、これら複数個のエミツ
タ領域から得られる電圧を前記基準電圧としてま
たは複数基準電圧のレベル補正のために用いるこ
とを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP797478A JPS54101281A (en) | 1978-01-26 | 1978-01-26 | Logic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP797478A JPS54101281A (en) | 1978-01-26 | 1978-01-26 | Logic circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54101281A JPS54101281A (en) | 1979-08-09 |
| JPS6120151B2 true JPS6120151B2 (ja) | 1986-05-21 |
Family
ID=11680422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP797478A Granted JPS54101281A (en) | 1978-01-26 | 1978-01-26 | Logic circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54101281A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06327367A (ja) * | 1993-05-19 | 1994-11-29 | Daikaron Kako:Kk | 植物の栽培装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690548A (en) * | 1979-11-20 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device by master slice system |
| JPS6110267A (ja) * | 1984-06-26 | 1986-01-17 | Nec Corp | モノリシック集積回路の製造方法 |
| JPS61146961U (ja) * | 1986-02-27 | 1986-09-10 | ||
| JP2809278B2 (ja) * | 1988-06-16 | 1998-10-08 | 富士通株式会社 | 半導体集積装置 |
-
1978
- 1978-01-26 JP JP797478A patent/JPS54101281A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06327367A (ja) * | 1993-05-19 | 1994-11-29 | Daikaron Kako:Kk | 植物の栽培装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54101281A (en) | 1979-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647799A (en) | Full and fractional swing with adjustable high level ECL gate using a single current source | |
| CA1277722C (en) | Logic circuit | |
| US4329597A (en) | Logic circuit | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| JPH0449287B2 (ja) | ||
| US4658205A (en) | Reference voltage generating circuit | |
| US4864166A (en) | Tri-state logic level converter circuit | |
| US4686395A (en) | Current switching type logic circuit | |
| EP0131205B1 (en) | Current source control potential generator for ecl logic circuits | |
| US4491780A (en) | Temperature compensated voltage reference circuit | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| EP0183464B1 (en) | Emitter-coupled logic (ecl) circuits | |
| US4588908A (en) | N-ary input to n-1 binary outputs level shift circuit for I2 L | |
| US4871929A (en) | ECL logic gate | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| JPS6252486B2 (ja) | ||
| US5317208A (en) | Integrated circuit employing inverse transistors | |
| JPH0230902Y2 (ja) | ||
| EP0134402B1 (en) | Integrated injection logic circuit | |
| US4580069A (en) | Comparator | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JP2695791B2 (ja) | 半導体出力回路 | |
| JPH0136291B2 (ja) | ||
| EP0399126B1 (en) | Current source technology | |
| JP2570480B2 (ja) | レベル変換回路 |