JPS6120168B2 - - Google Patents
Info
- Publication number
- JPS6120168B2 JPS6120168B2 JP53008419A JP841978A JPS6120168B2 JP S6120168 B2 JPS6120168 B2 JP S6120168B2 JP 53008419 A JP53008419 A JP 53008419A JP 841978 A JP841978 A JP 841978A JP S6120168 B2 JPS6120168 B2 JP S6120168B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current mirror
- transistor
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、信号を増幅し、増幅した信号を第２
増幅段に供給する第１増幅段を具え、前記第２増
幅段は第１及び第２電流ミラーで構成し、その第
２電流ミラーは第１電流ミラーに対し機能的に相
補形とし、特にこの電流ミラーは第１電流ミラー
の対応する半導体素子の導電型と反対導体型の半
導体素子で構成し、これら電流ミラーの出力回路
は第１及び第２電圧供給端子間に直列に接続し、
これら出力回路の前記第１及び第２電圧供給端子
と反対側を出力端子に接続して成る増幅回路配置
に関するものである。
増幅段に供給する第１増幅段を具え、前記第２増
幅段は第１及び第２電流ミラーで構成し、その第
２電流ミラーは第１電流ミラーに対し機能的に相
補形とし、特にこの電流ミラーは第１電流ミラー
の対応する半導体素子の導電型と反対導体型の半
導体素子で構成し、これら電流ミラーの出力回路
は第１及び第２電圧供給端子間に直列に接続し、
これら出力回路の前記第１及び第２電圧供給端子
と反対側を出力端子に接続して成る増幅回路配置
に関するものである。
斯る回路配置はエヌ・ベー・フイリツプス・フ
ルーイランベンフアブリケン社のTBA700型集積
回路内に含まれている。この回路配置では第１増
幅段を２個のエミツタ結合トランジスタより成る
差動増幅器で構成し、両トランジスタのコレクタ
電流をそれぞれ前記第１及び第２電流ミラーの入
力回路に供給している。これら電流ミラーの出力
回路の零入力電流は前記出力端子に対し互に逆向
きとなり、信号電流成分は前記出力端子に対し互
に同相となるため、零入力電流のない信号電流を
前記出力端子から取り出すことができる。斯る出
力はＡ級出力である。
ルーイランベンフアブリケン社のTBA700型集積
回路内に含まれている。この回路配置では第１増
幅段を２個のエミツタ結合トランジスタより成る
差動増幅器で構成し、両トランジスタのコレクタ
電流をそれぞれ前記第１及び第２電流ミラーの入
力回路に供給している。これら電流ミラーの出力
回路の零入力電流は前記出力端子に対し互に逆向
きとなり、信号電流成分は前記出力端子に対し互
に同相となるため、零入力電流のない信号電流を
前記出力端子から取り出すことができる。斯る出
力はＡ級出力である。
ある種の用途、例えば最低の電力消費が要求さ
れる場合には、Ｂ級出力が好適であり、この場合
には前記出力端子に接続された第１及び第２電流
ミラーの両出力回路は零入力電流を全く流さない
か信号電流と比較して極めて小さな零入力電流を
流すだけにすると共に、各出力回路は出力信号電
流の２方向成の各方向の成分のみを流すようにす
る必要がある。
れる場合には、Ｂ級出力が好適であり、この場合
には前記出力端子に接続された第１及び第２電流
ミラーの両出力回路は零入力電流を全く流さない
か信号電流と比較して極めて小さな零入力電流を
流すだけにすると共に、各出力回路は出力信号電
流の２方向成の各方向の成分のみを流すようにす
る必要がある。
本発明の目的は、Ｂ級出力段を有する上述した
種類の増幅回路配置を提供せんとするにあり、こ
の目的のために本発明は、前記第１増幅段は、制
御電極がそれぞれ第１及び第２入力端子に接続さ
れた第１及び第２トランジスタより成る差動増幅
器であつて、その第２トランジスタのドレイン回
路が当該第１増幅段の第１出力回路を構成する第
１差動増幅器と、制御電極がそれぞれ前記第１及
び第２入力端子に接続された第３及び第４トラン
ジスタより成る差動増幅器であつて、その第４ト
ランジスタのドレイン回路が当該第１増幅段の第
２出力回路を構成する第２差動増幅器と、入力回
路が前記第１トランジスタのドレイン回路に含ま
れ、出力回路が前記第２トランジスタのドレイン
電極及び前記第１電流ミラーの入力回路に導かれ
た第３電流ミラーと、入力回路が前記第３トラン
ジスタのドレイン回路に含まれ、出力回路が前記
第４トランジスタのドレイン電極及び前記第２電
流ミラーの入力回路に導かれた第４電流ミラーと
を具えるものとし、前記第１出力回路は前記第１
電流ミラーの入力回路を経て前記第１電圧供給端
子に接続し、前記第２出力回路は前記第２電流ミ
ラーの入力回路を経て前記第２電圧供給端子に接
続したことを特徴とする。
種類の増幅回路配置を提供せんとするにあり、こ
の目的のために本発明は、前記第１増幅段は、制
御電極がそれぞれ第１及び第２入力端子に接続さ
れた第１及び第２トランジスタより成る差動増幅
器であつて、その第２トランジスタのドレイン回
路が当該第１増幅段の第１出力回路を構成する第
１差動増幅器と、制御電極がそれぞれ前記第１及
び第２入力端子に接続された第３及び第４トラン
ジスタより成る差動増幅器であつて、その第４ト
ランジスタのドレイン回路が当該第１増幅段の第
２出力回路を構成する第２差動増幅器と、入力回
路が前記第１トランジスタのドレイン回路に含ま
れ、出力回路が前記第２トランジスタのドレイン
電極及び前記第１電流ミラーの入力回路に導かれ
た第３電流ミラーと、入力回路が前記第３トラン
ジスタのドレイン回路に含まれ、出力回路が前記
第４トランジスタのドレイン電極及び前記第２電
流ミラーの入力回路に導かれた第４電流ミラーと
を具えるものとし、前記第１出力回路は前記第１
電流ミラーの入力回路を経て前記第１電圧供給端
子に接続し、前記第２出力回路は前記第２電流ミ
ラーの入力回路を経て前記第２電圧供給端子に接
続したことを特徴とする。
第１増幅段をこのように構成するとその第１及
び第２出力回路に零入力電流のない出力電流が同
相で得られる。本発明は、増幅器の零入力電流の
ない出力電流を電流ミラーの入力回路を経て電圧
供給端子に供給すると、その２方向成分の１方向
の成分のみがミラー作用によりその出力回路に供
給されるという認識に基づいて為したものであ
る。２個の斯る出力電流をそれぞれ２個の相補形
電流ミラーに供給することによりＢ級出力が得ら
れる。このとき、両電流ミラーにより電流増幅を
発生させることができる。
び第２出力回路に零入力電流のない出力電流が同
相で得られる。本発明は、増幅器の零入力電流の
ない出力電流を電流ミラーの入力回路を経て電圧
供給端子に供給すると、その２方向成分の１方向
の成分のみがミラー作用によりその出力回路に供
給されるという認識に基づいて為したものであ
る。２個の斯る出力電流をそれぞれ２個の相補形
電流ミラーに供給することによりＢ級出力が得ら
れる。このとき、両電流ミラーにより電流増幅を
発生させることができる。
上記２個の差動増幅器の第１、第２、第３及び
第４トランジスタは第１導電型とし、前記第２電
流ミラーは第１導電型の半導体素子で構成し、前
記第１、第３及び第４電流ミラーは第２導電型の
半導体素子で構成することができる。この場合両
差動増幅器は同一導電型となり、この場合には前
記第１及び第３トランジスタ並びに第３及び第４
電流ミラーの入力回路を共通にすることによりト
ランジスタの数を減らすことができる。
第４トランジスタは第１導電型とし、前記第２電
流ミラーは第１導電型の半導体素子で構成し、前
記第１、第３及び第４電流ミラーは第２導電型の
半導体素子で構成することができる。この場合両
差動増幅器は同一導電型となり、この場合には前
記第１及び第３トランジスタ並びに第３及び第４
電流ミラーの入力回路を共通にすることによりト
ランジスタの数を減らすことができる。
上記２個の差動増幅器を同一導電型にする例に
おいては、第２出力回路の直流レベルに関し、前
記第４トランジスタのドレイン電極と前記第２電
流ミラーの入力回路との間の第４トランジスタの
ドレイン回路内に、第２導電型の第５電流ミラー
の入力回路を挿入すると共に、第１導電型の第６
電流ミラーの入力回路を該第５電流ミラーの出力
回路内に挿入し、該第６電流ミラー出力回路を前
記第２電流ミラーの入力回路に導くのが有利であ
る。
おいては、第２出力回路の直流レベルに関し、前
記第４トランジスタのドレイン電極と前記第２電
流ミラーの入力回路との間の第４トランジスタの
ドレイン回路内に、第２導電型の第５電流ミラー
の入力回路を挿入すると共に、第１導電型の第６
電流ミラーの入力回路を該第５電流ミラーの出力
回路内に挿入し、該第６電流ミラー出力回路を前
記第２電流ミラーの入力回路に導くのが有利であ
る。
上記好適例の入力電圧レンジは、前記第１及び
第２トランジスタを第１導電型とし、前記第１及
び第３電流ミラーを第２導電型の半導体素子で構
成し、前記第３及び第４トランジスタを第２導電
型とし、前記第２及び第４電流ミラーを第１導電
型の半導体素子で構成することにより増大させる
ことができる。
第２トランジスタを第１導電型とし、前記第１及
び第３電流ミラーを第２導電型の半導体素子で構
成し、前記第３及び第４トランジスタを第２導電
型とし、前記第２及び第４電流ミラーを第１導電
型の半導体素子で構成することにより増大させる
ことができる。
図面につき本発明を説明する。
第１図はMOSトランジスタを用いる本発明増
幅回路の一例を示す。第１増幅段は２個の差動増
幅器を有する。第１差動増幅器はｎチヤンネルト
ランジスタT5とｎチヤンネルトランジスタT6よ
り成り、トランジスタT5及びT6の制御電極はそ
れぞれ入力端子３及び２に、ソース電極は電流源
として作動するｎチヤンネルトランジスタT9の
ドレイン電極に接続する。ｎチヤンネルトランジ
スタT9を電流源として作動させるため、そのソ
ース電極を負電圧供給端子−ＶBに接続すると共
にそのゲート電極をｎチヤンネルトランジスタ
T10のゲート電極に接続し、トランジスタT10の
ソース電極を負電圧供給端子−ＶBに、そのドレ
イン電極をそのゲート電極に接続する。これがた
め、トランジスタT9及びT10は電流ミラーを構成
する。この電流ミラーに対する入力電流はトラン
ジスタT10のドレイン電極を抵抗９を経て正電圧
供給端子＋ＶBに接続することにより得る。信号
電流は、トランジスタT5のドレイン電流を高電
圧供給端子＋ＶBに対しミラー処理することによ
りトランジスタT6のドレイン回路に取り出す。
この目的のために、第１差動増幅器にｐチヤンネ
ルトランジスタT7を設け、そのドレイン電極を
トランジスタT5のドレイン電極に接続する。ト
ランジスタT7のゲート電極をそのドレイン電極
に接続すると共にｐチヤンネルトランジスタT8
のゲート電極に接続する。トランジスタT7及び
T8のソース電極を正電圧供給端子＋ＶBに接続す
る。トランジスタT8のドレイン電極を出力端子
４に接続し、この出力端子にトランジスタT6の
ドレイン電極も接続する。
幅回路の一例を示す。第１増幅段は２個の差動増
幅器を有する。第１差動増幅器はｎチヤンネルト
ランジスタT5とｎチヤンネルトランジスタT6よ
り成り、トランジスタT5及びT6の制御電極はそ
れぞれ入力端子３及び２に、ソース電極は電流源
として作動するｎチヤンネルトランジスタT9の
ドレイン電極に接続する。ｎチヤンネルトランジ
スタT9を電流源として作動させるため、そのソ
ース電極を負電圧供給端子−ＶBに接続すると共
にそのゲート電極をｎチヤンネルトランジスタ
T10のゲート電極に接続し、トランジスタT10の
ソース電極を負電圧供給端子−ＶBに、そのドレ
イン電極をそのゲート電極に接続する。これがた
め、トランジスタT9及びT10は電流ミラーを構成
する。この電流ミラーに対する入力電流はトラン
ジスタT10のドレイン電極を抵抗９を経て正電圧
供給端子＋ＶBに接続することにより得る。信号
電流は、トランジスタT5のドレイン電流を高電
圧供給端子＋ＶBに対しミラー処理することによ
りトランジスタT6のドレイン回路に取り出す。
この目的のために、第１差動増幅器にｐチヤンネ
ルトランジスタT7を設け、そのドレイン電極を
トランジスタT5のドレイン電極に接続する。ト
ランジスタT7のゲート電極をそのドレイン電極
に接続すると共にｐチヤンネルトランジスタT8
のゲート電極に接続する。トランジスタT7及び
T8のソース電極を正電圧供給端子＋ＶBに接続す
る。トランジスタT8のドレイン電極を出力端子
４に接続し、この出力端子にトランジスタT6の
ドレイン電極も接続する。
トランジスタT7及びT8が同一のとき、トラン
ジスタT8のドレイン回路の零入力電流はトラン
ジスタT6のドレイン回路の零入力電流に等し
く、信号電流は反対位相となる。これがため、零
入力電流のない出力電流が出力端子４に得られ
る。トランジスタT7及びT8の特性の僅かな不整
いは出力電流に小さな直流成分を生ずるが、これ
は歪みを減少させるために好適とすることができ
る。
ジスタT8のドレイン回路の零入力電流はトラン
ジスタT6のドレイン回路の零入力電流に等し
く、信号電流は反対位相となる。これがため、零
入力電流のない出力電流が出力端子４に得られ
る。トランジスタT7及びT8の特性の僅かな不整
いは出力電流に小さな直流成分を生ずるが、これ
は歪みを減少させるために好適とすることができ
る。
第２差動増幅器は第１差動増幅器と、両差動増
幅器の対応するトランジスタが互に反対導電型
で、電圧供給端子が入れ換わつている以外は同一
に構成される。第１差動増幅器のトランジスタ
T5，T6，T7，T8，T9，T10、抵抗９、入力端子
２及び３、及び出力端子４はトランジスタT15，
T16，T17，T18，T19，T20，抵抗１０、入力端子
２及び３、及び出力端子５に対応する。第１差動
増幅器の場合と同様に、略々零入力電流のない出
力電流を出力端子５に、入力端子２における信号
と同相、従つて出力端子４における出力電流と同
相で得ることができる。
幅器の対応するトランジスタが互に反対導電型
で、電圧供給端子が入れ換わつている以外は同一
に構成される。第１差動増幅器のトランジスタ
T5，T6，T7，T8，T9，T10、抵抗９、入力端子
２及び３、及び出力端子４はトランジスタT15，
T16，T17，T18，T19，T20，抵抗１０、入力端子
２及び３、及び出力端子５に対応する。第１差動
増幅器の場合と同様に、略々零入力電流のない出
力電流を出力端子５に、入力端子２における信号
と同相、従つて出力端子４における出力電流と同
相で得ることができる。
第２増幅段は２個の相補形電流ミラーから成
る。第１電流ミラーはｐチヤンネルトランジスタ
T1及びT2から成り、これらトランジスタT1及び
T2のソース電極は正電圧供給端子＋ＶBに、それ
らのゲート電極は出力端子４に接続されたトラン
ジスタT1のドレイン電極に接続する。
る。第１電流ミラーはｐチヤンネルトランジスタ
T1及びT2から成り、これらトランジスタT1及び
T2のソース電極は正電圧供給端子＋ＶBに、それ
らのゲート電極は出力端子４に接続されたトラン
ジスタT1のドレイン電極に接続する。
トランジスタT1は一方向にしか導通し得ない
ので、出力端子４に得られる電流の両方向成分の
一方向の成分のみがトランジスタT1を流れ、ミ
ラー作用によりトランジスタT2のドレイン電極
に供給される。反対方向の成分は、このときトラ
ンジスタT1の両端間の電圧が限界電圧より小さ
くなるため、トランジスタT8のソース・ドレイ
ン電圧がソース・ゲート電圧より小さくなつてこ
のトランジスタが非導通となり、抑圧される。
ので、出力端子４に得られる電流の両方向成分の
一方向の成分のみがトランジスタT1を流れ、ミ
ラー作用によりトランジスタT2のドレイン電極
に供給される。反対方向の成分は、このときトラ
ンジスタT1の両端間の電圧が限界電圧より小さ
くなるため、トランジスタT8のソース・ドレイ
ン電圧がソース・ゲート電圧より小さくなつてこ
のトランジスタが非導通となり、抑圧される。
第２増幅段の第２電流ミラーはｎチヤンネルト
ランジスタT3及びT4から成り、これらトランジ
スタのソース電極は負電圧供給端子−ＶBに、そ
れらのゲート電極は出力端子５に接続されたトラ
ンジスタT3のドレイン電極に接続する。
ランジスタT3及びT4から成り、これらトランジ
スタのソース電極は負電圧供給端子−ＶBに、そ
れらのゲート電極は出力端子５に接続されたトラ
ンジスタT3のドレイン電極に接続する。
第１電流ミラーT1，T2と同様に、トランジス
タT3は出力端子５に得られる信号電流の両方向
成分の一方向成分しか通さない。この電流ミラー
は電流ミラーT1，T2に対し相補形であるかな、
トランジスタT3が通す成分は入力端子２及び３
間の入力電圧に対し、トランジスタT1が通さな
い反対方向成分である。これがためトランジスタ
T2及びT4のドレイン電極は入力電圧から得られ
た信号電流の一極性及び反対極性の成分を交互に
搬送する。トランジスタT2及びT4のドレイン電
極は出力端子８に接続されるから、この出力端子
に負荷ＲLが接続されると、両極性の電流が出力
端子８を経て流れる。このように、トランジスタ
T2及びT4はＢ級出力段を構成する。電流ミラー
T7，T8及びT17，T18の電流利得率を１より僅か
に小さく選択することにより出力段に小零入力電
流を流して歪みを減少させることができる。
タT3は出力端子５に得られる信号電流の両方向
成分の一方向成分しか通さない。この電流ミラー
は電流ミラーT1，T2に対し相補形であるかな、
トランジスタT3が通す成分は入力端子２及び３
間の入力電圧に対し、トランジスタT1が通さな
い反対方向成分である。これがためトランジスタ
T2及びT4のドレイン電極は入力電圧から得られ
た信号電流の一極性及び反対極性の成分を交互に
搬送する。トランジスタT2及びT4のドレイン電
極は出力端子８に接続されるから、この出力端子
に負荷ＲLが接続されると、両極性の電流が出力
端子８を経て流れる。このように、トランジスタ
T2及びT4はＢ級出力段を構成する。電流ミラー
T7，T8及びT17，T18の電流利得率を１より僅か
に小さく選択することにより出力段に小零入力電
流を流して歪みを減少させることができる。
第１図の回路配置は導電型及び供給電圧に関し
対称に設計されているため、入力電圧レンジは最
大となる。
対称に設計されているため、入力電圧レンジは最
大となる。
上述の例では第１及び第２差動増幅器を互に反
対導電型にしたが、互に同一の導電型とすること
もでき、例えば第１図の右側の第２差動増幅器を
左側の第１差動増幅器と同一に構成することもで
きる。この場合には第１及び第２差動増幅器の差
動増幅トランジスタ対の一方のトランジスタを共
通にすると共に第３及び第４電流ミラーの入力回
路を共通にしてトランジスタの数を減らすのが有
利である。また、この場合には第２差動増幅器の
出力回路の直流レベルが第１図の例の場合より高
くなる不利があるので、後述するように第２差動
増幅器の出力トランジスタのドレイン電極と第２
電流ミラーの入力回路との間に第５及び第６電流
ミラー回路を配置するのが好適である。第２図は
このように第１及び第２差動増幅器を同一導電型
にした本発明増幅回路の好適例を示す。第１図の
増幅回路と同様に、本例回路も第１及び第２電流
ミラーT1，T2，T3，T4から成る第２増幅段を具
える。同様に、本例回路は第１図の第１差動増幅
器と同一の第１差動増幅器（T5，T6，T7，T8，
T9，T10及び９）を具える。第２差動増幅器は第
１差動増幅器と同一の差動増幅器、即ち同一導電
型のトランジスタより成る差動増幅器で構成す
る。この第２差動増幅器は、第１差動増幅器とで
きるだけ合体し、電流源９，T10，T9とトランジ
スタT5及びT11で構成し、トランジスタT11のソ
ース電極はトランジスタT9のドレイン電極に、
ゲート電極はトランジスタT6のゲート電極に接
続する。トランジスタT11をトランジスタT6と同
一にするとき、トランジスタT11のドレイン電流
はトランジスタT6のドレイン電流に略々等しく
なる。
対導電型にしたが、互に同一の導電型とすること
もでき、例えば第１図の右側の第２差動増幅器を
左側の第１差動増幅器と同一に構成することもで
きる。この場合には第１及び第２差動増幅器の差
動増幅トランジスタ対の一方のトランジスタを共
通にすると共に第３及び第４電流ミラーの入力回
路を共通にしてトランジスタの数を減らすのが有
利である。また、この場合には第２差動増幅器の
出力回路の直流レベルが第１図の例の場合より高
くなる不利があるので、後述するように第２差動
増幅器の出力トランジスタのドレイン電極と第２
電流ミラーの入力回路との間に第５及び第６電流
ミラー回路を配置するのが好適である。第２図は
このように第１及び第２差動増幅器を同一導電型
にした本発明増幅回路の好適例を示す。第１図の
増幅回路と同様に、本例回路も第１及び第２電流
ミラーT1，T2，T3，T4から成る第２増幅段を具
える。同様に、本例回路は第１図の第１差動増幅
器と同一の第１差動増幅器（T5，T6，T7，T8，
T9，T10及び９）を具える。第２差動増幅器は第
１差動増幅器と同一の差動増幅器、即ち同一導電
型のトランジスタより成る差動増幅器で構成す
る。この第２差動増幅器は、第１差動増幅器とで
きるだけ合体し、電流源９，T10，T9とトランジ
スタT5及びT11で構成し、トランジスタT11のソ
ース電極はトランジスタT9のドレイン電極に、
ゲート電極はトランジスタT6のゲート電極に接
続する。トランジスタT11をトランジスタT6と同
一にするとき、トランジスタT11のドレイン電流
はトランジスタT6のドレイン電流に略々等しく
なる。
第２差動増幅器の出力電流は第２電流ミラーで
負電圧供給端子−ＶBに対しミラー処理する必要
があるが、トランジスタT11の最小ドレイン電圧
レベルがそのためには高すぎるため、トランジス
タT11のドレイン電極をｐチヤンネルトランジス
タT12及びT13から成る第５電流ミラーのｐチヤ
ンネルトランジスタT12のドレイン電極に接続
し、このトランジスタT12のドレイン電極をｐチ
ヤンネルトランジスタT13のゲート電極に、その
ソース電極を正電圧供給端子＋ＶBに接続する。
この結果、トランジスタT11のドレイン電流は正
電圧供給端子＋ＶBに対しミラー処理され、トラ
ンジスタT13のドレイン増幅段に供給される。同
様に、トランジスタT13のドレイン電流はｎチヤ
ンネルトランジスタT14及びT21より成る第６電
流ミラーにより負電圧供給端子−ＶBに対しミラ
ー処理され、トランジスタT21のドレイン電極に
供給される。このトランジスタT11及びT21のド
レイン電極間の電流ミラー回路の総合利得を１に
等しくすると、トランジスタT21のドレイン電流
がトランジスタ11のドレイン電流、従つてトラン
ジスタT6の電流に等しくなる。
負電圧供給端子−ＶBに対しミラー処理する必要
があるが、トランジスタT11の最小ドレイン電圧
レベルがそのためには高すぎるため、トランジス
タT11のドレイン電極をｐチヤンネルトランジス
タT12及びT13から成る第５電流ミラーのｐチヤ
ンネルトランジスタT12のドレイン電極に接続
し、このトランジスタT12のドレイン電極をｐチ
ヤンネルトランジスタT13のゲート電極に、その
ソース電極を正電圧供給端子＋ＶBに接続する。
この結果、トランジスタT11のドレイン電流は正
電圧供給端子＋ＶBに対しミラー処理され、トラ
ンジスタT13のドレイン増幅段に供給される。同
様に、トランジスタT13のドレイン電流はｎチヤ
ンネルトランジスタT14及びT21より成る第６電
流ミラーにより負電圧供給端子−ＶBに対しミラ
ー処理され、トランジスタT21のドレイン電極に
供給される。このトランジスタT11及びT21のド
レイン電極間の電流ミラー回路の総合利得を１に
等しくすると、トランジスタT21のドレイン電流
がトランジスタ11のドレイン電流、従つてトラン
ジスタT6の電流に等しくなる。
第２差動増幅器の出力を電流ミラーにより取り
出すために、トランジスタT21のドレイン回路内
にｐチヤンネルトランジスタT22を挿入する。こ
のトランジスタT22のゲート電極はトランジスタ
T7のゲート電極に接続し、そのソース電極は正
電圧供給端子＋ＶBに接続して第４電流ミラーを
構成する。このようにすると、トランジスタT5
のドレイン電流がミラー処理されてトランジスタ
T22のドレイン電極に供給される。
出すために、トランジスタT21のドレイン回路内
にｐチヤンネルトランジスタT22を挿入する。こ
のトランジスタT22のゲート電極はトランジスタ
T7のゲート電極に接続し、そのソース電極は正
電圧供給端子＋ＶBに接続して第４電流ミラーを
構成する。このようにすると、トランジスタT5
のドレイン電流がミラー処理されてトランジスタ
T22のドレイン電極に供給される。
トランジスタT21及びT22のドレイン電極を出
力端子５に接続する。この出力端子には零入力電
流のない信号電流が得られる。第２増幅段T1，
T2，T3及びT4の動作は第１図の回路配置のもの
と同一である。
力端子５に接続する。この出力端子には零入力電
流のない信号電流が得られる。第２増幅段T1，
T2，T3及びT4の動作は第１図の回路配置のもの
と同一である。
本発明は上述した例にのみ限定されるものでな
い。同相で駆動され、零入力電流が略々ない２個
の出力回路を得る方法には種々の方法がある。更
に、種々の電流ミラーを実現する方法も多数あ
り、例えば種々の電流ミラートランジスタのソー
ス回路内に抵抗を挿任することができる。図示の
例に関し、第２図による２個の回転配置を第１図
による回路配置におけると同様にして互に相補形
のトランジスタで結合することにより第１及び第
２図の回路を組合せることもできる。
い。同相で駆動され、零入力電流が略々ない２個
の出力回路を得る方法には種々の方法がある。更
に、種々の電流ミラーを実現する方法も多数あ
り、例えば種々の電流ミラートランジスタのソー
ス回路内に抵抗を挿任することができる。図示の
例に関し、第２図による２個の回転配置を第１図
による回路配置におけると同様にして互に相補形
のトランジスタで結合することにより第１及び第
２図の回路を組合せることもできる。
第１及び第２図は本発明増幅回路配置の第１及
び第２例をそれぞれ示す回路図である。 ＋ＶB……正電圧供給端子、−ＶB……負電圧供
給端子、T1，T2……第１電流ミラー、T3，T4…
…第２電流ミラー、T5，T6……第１差動増幅
器、T7，T8……第３電流ミラー、T9，T10，９；
T19，T20，１０……電流源、T15，T16；T6，T11
……第２差動増幅器、T17，T18……第４電流ミ
ラー、T12，T13……第５電流ミラー、T14，T21
……第６電流ミラー、ＲL……負荷、２，３……
第１、第２入力端子、４，５……第１、第２差動
増幅器出力端子、８……出力端子。
び第２例をそれぞれ示す回路図である。 ＋ＶB……正電圧供給端子、−ＶB……負電圧供
給端子、T1，T2……第１電流ミラー、T3，T4…
…第２電流ミラー、T5，T6……第１差動増幅
器、T7，T8……第３電流ミラー、T9，T10，９；
T19，T20，１０……電流源、T15，T16；T6，T11
……第２差動増幅器、T17，T18……第４電流ミ
ラー、T12，T13……第５電流ミラー、T14，T21
……第６電流ミラー、ＲL……負荷、２，３……
第１、第２入力端子、４，５……第１、第２差動
増幅器出力端子、８……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 信号を増幅し、増幅した信号を第２増幅段に
供給する第１増幅段を具え、前記第２増幅段は第
１及び第２電流ミラーで構成し、その第２電流ミ
ラーは第１電流ミラーに対し機能的に相補形と
し、特にこの電流ミラーは第１電流ミラーの対応
する半導体素子の導電型と反対導体型の半導体素
子で構成し、これら電流ミラーの出力回路は第１
及び第２電圧供給端子間に直列に接続し、これら
出力回路の前記第１及び第２電圧供給端子と反対
側を出力端子に接続して成る増幅回路配置におい
て、前記第１増幅段は、制御電極がそれぞれ第１
及び第２入力端子に接続された第１及び第２トラ
ンジスタより成る差動増幅器であつて、その第２
トランジスタのドレイン回路が当該第１増幅段の
第１出力回路を構成する第１差動増幅器と、制御
電極がそれぞれ前記第１及び第２入力端子に接続
された第３及び第４トランジスタより成る差動増
幅器であつて、その第４トランジスタのドレイン
回路が当該第１増幅段の第２出力回路を構成する
第２差動増幅器と、入力回路が前記第１トランジ
スタのドレイン回路に含まれ、出力回路が前記第
２トランジスタのドレイン電極及び前記第１電流
ミラーの入力回路に導かれた第３電流ミラーと、
入力回路が前記第３トランジスタのドレイン回路
に含まれ、出力回路が前記第４トランジスタのド
レイン電極及び前記第２電流ミラーの入力回路に
導かれた第４電流ミラーとを具えるものとし、前
記第１出力回路は前記第１電流ミラーの入力回路
を経て前記第１電圧供給端子に接続し、前記第２
出力回路は前記第２電流ミラーの入力回路を経て
前記第２電圧供給端子に接続したことを特徴とす
る増幅回路配置。 ２ 特許請求の範囲１記載の増幅回路配置におい
て、前記第１、第２、第３及び第４トランジスタ
を第１導電型とし、前記第２電流ミラーは第１導
電型の半導体素子で構成し、前記第１、第３及び
第４電流ミラーは第２導電型の半導体素子で構成
したことを特徴とする増幅回路配置。 ３ 特許請求の範囲２記載の増幅回路配置におい
て、前記第１および第２差動増幅器の第１及び第
３トランジスタを共通にすると共に前記第３及び
第４電流ミラーの入力回路を共通にしたことを特
徴とする増幅回路配置。 ４ 特許請求の範囲２又は３記載の増幅回路配置
において、前記第４トランジスタのドレイン電極
と前記第２電流ミラーの入力回路との間の第４ト
ランジスタのドレイン回路内に、第２導電型の第
５電流ミラーの入力回路を挿入すると共に、第１
導電型の第６電流ミラーの入力回路を該第５電流
ミラーの出力回路内に挿入し、該第６電流ミラー
の出力回路を前記第２電流ミラーの入力回路に導
いたことを特徴とする増幅回路配置。 ５ 特許請求の範囲１記載の増幅回路配置におい
て、前記第１及び第２トランジスタを第１導電型
とし、前記第１及び第３電流ミラーを第２導電型
の半導体素子で構成し、前記第３及び第４トラン
ジスタを第２導電型とし、前記第２及び第４電流
ミラーを第１導電型の半導体素子で構成したこと
を特徴とする増幅回路配置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7700969A NL7700969A (nl) | 1977-01-31 | 1977-01-31 | Versterkerschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5396651A JPS5396651A (en) | 1978-08-24 |
| JPS6120168B2 true JPS6120168B2 (ja) | 1986-05-21 |
Family
ID=19827887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP841978A Granted JPS5396651A (en) | 1977-01-31 | 1978-01-30 | Amplifying circuit disposition |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4152663A (ja) |
| JP (1) | JPS5396651A (ja) |
| CA (1) | CA1089037A (ja) |
| DE (1) | DE2802189C3 (ja) |
| FR (1) | FR2379193A1 (ja) |
| GB (1) | GB1588293A (ja) |
| IT (1) | IT1156431B (ja) |
| NL (1) | NL7700969A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267517A (en) * | 1977-12-07 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Operational amplifier |
| US4216393A (en) * | 1978-09-25 | 1980-08-05 | Rca Corporation | Drive circuit for controlling current output rise and fall times |
| US4253033A (en) * | 1979-04-27 | 1981-02-24 | National Semiconductor Corporation | Wide bandwidth CMOS class A amplifier |
| JPS55149510A (en) * | 1979-05-10 | 1980-11-20 | Nec Corp | Semiconductor device |
| JPS55166313A (en) * | 1979-06-14 | 1980-12-25 | Seiko Epson Corp | Operational amplifier |
| US4284959A (en) * | 1979-11-13 | 1981-08-18 | Rca Corporation | Folded-cascode amplifier arrangement with cascode load means |
| US4284958A (en) * | 1979-11-13 | 1981-08-18 | Rca Corporation | Folded-cascode amplifier arrangement with current mirror amplifier |
| NL8001115A (nl) * | 1980-02-25 | 1981-09-16 | Philips Nv | Geintegreerde schakeling omvattende een aantal spanningsstroomomzetters. |
| US4333057A (en) * | 1980-03-24 | 1982-06-01 | Rca Corporation | Differential-input complementary field-effect transistor amplifier |
| US4333058A (en) * | 1980-04-28 | 1982-06-01 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
| US4377789A (en) * | 1981-03-20 | 1983-03-22 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
| JPS57198594A (en) * | 1981-06-01 | 1982-12-06 | Hitachi Ltd | Semiconductor storage device |
| JPS6157118A (ja) * | 1984-08-29 | 1986-03-24 | Toshiba Corp | レベル変換回路 |
| JPH0618308B2 (ja) * | 1985-04-08 | 1994-03-09 | ソニー株式会社 | 平衡型差動増幅器 |
| US4668919A (en) * | 1986-02-19 | 1987-05-26 | Advanced Micro Devices, Inc. | High speed operational amplifier |
| JPH07117559B2 (ja) * | 1986-03-29 | 1995-12-18 | 株式会社東芝 | 電圧比較回路 |
| DE69127918T2 (de) * | 1990-03-30 | 1998-04-02 | Fujitsu Ltd | Signalverstärkerschaltung und Halbleiterspeicher diese verwendend |
| JPH0595231A (ja) * | 1991-10-03 | 1993-04-16 | Nec Corp | 出力回路 |
| US5229721A (en) * | 1992-04-06 | 1993-07-20 | Plantronics, Inc. | Micropower amplifier/transducer driver with signal expansion |
| EP0684698B1 (en) * | 1994-05-23 | 1999-11-17 | STMicroelectronics S.r.l. | Class AB output amplifier stage |
| US5801564A (en) * | 1996-06-28 | 1998-09-01 | Symbios, Inc. | Reduced skew differential receiver |
| EP0936627B1 (en) * | 1998-02-13 | 2004-10-20 | STMicroelectronics S.r.l. | Low voltage non volatile memory sense amplifier |
| DE102005054216B4 (de) * | 2004-11-25 | 2017-10-12 | Infineon Technologies Ag | Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3979689A (en) * | 1975-01-29 | 1976-09-07 | Rca Corporation | Differential amplifier circuit |
| NL7603862A (nl) * | 1975-05-12 | 1976-11-16 | Texas Instruments Inc | Bipolaire mos versterkingscel. |
-
1977
- 1977-01-31 NL NL7700969A patent/NL7700969A/xx not_active Application Discontinuation
-
1978
- 1978-01-12 US US05/868,810 patent/US4152663A/en not_active Expired - Lifetime
- 1978-01-19 DE DE2802189A patent/DE2802189C3/de not_active Expired
- 1978-01-26 CA CA295,757A patent/CA1089037A/en not_active Expired
- 1978-01-27 IT IT67167/78A patent/IT1156431B/it active
- 1978-01-27 GB GB3367/78A patent/GB1588293A/en not_active Expired
- 1978-01-30 JP JP841978A patent/JPS5396651A/ja active Granted
- 1978-01-31 FR FR7802635A patent/FR2379193A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE2802189B2 (de) | 1980-03-13 |
| IT1156431B (it) | 1987-02-04 |
| US4152663A (en) | 1979-05-01 |
| IT7867167A0 (it) | 1978-01-27 |
| CA1089037A (en) | 1980-11-04 |
| GB1588293A (en) | 1981-04-23 |
| JPS5396651A (en) | 1978-08-24 |
| NL7700969A (nl) | 1978-08-02 |
| FR2379193B1 (ja) | 1984-03-23 |
| DE2802189C3 (de) | 1980-11-06 |
| DE2802189A1 (de) | 1978-08-03 |
| FR2379193A1 (fr) | 1978-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120168B2 (ja) | ||
| US5311145A (en) | Combination driver-summing circuit for rail-to-rail differential amplifier | |
| JPH02246506A (ja) | 電流搬送回路 | |
| JPS6156642B2 (ja) | ||
| GB2038581A (en) | Circuitry with unbalanced long-tailed-pair connections of fet's | |
| KR920010237B1 (ko) | 증폭회로 | |
| US4284958A (en) | Folded-cascode amplifier arrangement with current mirror amplifier | |
| KR101014945B1 (ko) | 증폭 회로 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| US4068184A (en) | Current mirror amplifier | |
| US5414310A (en) | Analog voltage maximizer and minimizer circuits | |
| US5162751A (en) | Amplifier arrangement | |
| NL8001120A (nl) | Differentiele belastingsschakeling uitgevoerd met veldeffecttransistoren. | |
| JPS6259489B2 (ja) | ||
| JPH0253311A (ja) | 十分に差動的非線形増幅器 | |
| JPH08256026A (ja) | 差動増幅器 | |
| JP2586171B2 (ja) | 演算増幅器 | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| USRE30173E (en) | Current mirror amplifier | |
| US5963065A (en) | Low offset push-pull amplifier | |
| JPH0478044B2 (ja) | ||
| JP2528812B2 (ja) | Ｍｏｓ型差動増幅回路 | |
| JPH05283950A (ja) | 演算増幅器 | |
| JP2693501B2 (ja) | 差動増幅回路 | |
| JPS6259485B2 (ja) |