JPS6120212B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、出力トランジスタのASO（安全
動作領域）保護回路等に用いられる電流制限回路
に関する。

従来、電流制限回路として、負荷に直列に挿入
された抵抗における電圧降下により出力電流を検
出して入力電流を制限するようにしたものが公知
である。

この回路にあつては、検出抵抗における電圧降
下がそのまま出力電圧の損失となるばかりでな
く、上記抵抗としてボンデイング用ワイヤ等を用
いた特殊な抵抗により構成するものであるため、
抵抗値のバラツキが大きく制限電流の設定を困難
にする等の問題を有する。

この発明は、制限電流の設定が容易で、かつ、
出力電圧の損失をなくした電流制限回路を提供す
るためになされた。

この発明は、保護すべき出力トランジスタのベ
ースにコレクタを接続し、エミツタを共通とした
トランジスタと、この両トランジスタのベース間
接続された抵抗とを設け、この抵抗に流れる電流
を設定する手段を具備し、出力トランジスタの制
御電流の値を設定するものである。

以下、実施例により、この発明を具体的に説明
する。

第１図は、この発明の一実施例を示す基本的回
路図である。

トランジスタQ₁は、出力トランジスタであ
り、定電流負荷I₁と、大振幅Ａ級増幅トランジス
タQ₄とで形成された出力電圧を入力とし、エミ
ツタに設けられた負荷Ｒ_Lを駆動するものであ
る。

この出力トランジスタQ₁の出力電流の制限を
行なうため、出力トランジスタQ₁のベースにコ
レクタを接続し、エミツタを共通に接続したトラ
ンジスタQ₃と、上記両トランジスタQ₁，Q₃のベ
ース間に接続された抵抗R₁と、この抵抗R₁に流
れる電流の値を設定する電流吸込回路I₂とを設け
るものである。

この回路の動作は、次のように説明できる。

トランジスタQ₃のベース電流は小さいのでこ
れを無視して考えると、トランジスタQ₃がオン
するための条件は、次式(1)で求めることができ
る。

Ｖ_BEQ3＋R₁I₂＝Ｖ_BEQ1 ……(1) トランジスタのベース，エミツタ間電圧Ｖ_BE
は、Ｖ_BE＝Ｋ＋ｋＴ／ｑｎＩ_Ｃ／Ｓ_Ｅであるので、式
(1)は、 次式(2)のように変形することができる。

Ｋ＋ｋＴ／ｑｎＩ_２／Ｓ_Ｅ３＋R₁・ I₂＝Ｋ＋ｋＴ／ｑｎＩ_０／Ｓ_Ｅ１ ……(2) ここで、Ｋは定数、ｋはボルツマン定数、Ｔは
動作温度（絶対温度）、ｑは電子の電荷、Ｓ_E1・
Ｓ_E3は、それぞれトランジスタQ₁，Q₃のエミツ
タ面積、I₀は出力トランジスタQ₁のコレクタ電流
である。

上記式(2)より、トランジスタQ₃がオンしたと
きの出力トランジスタQ₁の出力電流である制限
電流I₀は、次式(3)により求められる。

I₀＝Ｓ_Ｅ４／Ｓ_Ｅ３I₂eｑ／ｋＴR₁I₂ ……(3) この式(3)において、エミツタ面積Ｓ_E1は、出力
回路としての駆動能力等により決定され、ｋ，ｑ
は定数であるので、これらを考慮して、トランジ
スタQ₃のエミツタ面積Ｓ_E3、抵抗R₁及び電流I₂を
適当に選ぶことにより、任意の制限すべき電流I₀
を得ることができる。

I₀＝Ｓ_Ｅ１／Ｓ_Ｅ３I₁ ……(4) この実施例回路にあつては、出力電流を検出す
るために負荷に直列に挿入した抵抗を用いるもの
でないので、出力電圧の損失がない。

上述した第１図の実施例の保護動作を、定性的
に説明すれば下記の通りである。

すなわち、なんらかの理由により出力トランジ
スタQ₁の電流I₀が異常に増大すると、このトラン
ジスタQ₁のベース・エミツタ間電圧Ｖ_BEQ1が異
常に増大し、抵抗R₁とトランジスタQ₃のベー
ス・エミツタ接合に大きなバイアスが加わる。す
ると、トランジスタQ₃の導通度が増大し、出力
トランジスタQ₁のベース電流がトランジスタQ₃
のコレクタ・エミツタ径路に側路されて、第(3)式
で示される電流値に出力トランジスタQ₁の電流I₀
が制限されるものである。

さらに、本発明によれば、第２図の実施例で説
明する如く、抵抗R₁に流れる電流I₂を出力トラン
ジスタQ₁のコレクタ・エミツタ間電圧に逆比例
させて設定することができる。

すなわち、同図に示すように、ダーリントン接
続されたnpnトランジスタQ₄，Q₄′と、そのコレ
クタに設けられた定電流負荷回路I₁とで構成され
た大振幅Ａ級増幅回路と、ダーリントン接続され
たnpnトランジスタQ₁′，Q₁と、インバーテイツ
ドダーリントン接続されたpnpトランジスタ
Q₂′、npnトランジスタQ₂とで構成されたプツシ
ユブル出力回路とによる準コンプリメンタプツシ
ユブル出力回路のASO保護回路として、次の回
路を設ける。

出力トランジスタQ₁に前記同様の電流制限回
路Q₃，R₁を設け、このトランジスタQ₃のベース
に設けられる電流吸込回路として、次の回路を用
いる。

電源電圧端子Ｖ_CCにエミツタが接続され、ダイ
オード接続されたpnpトランジスタQ₅のコレクタ
と出力端子OUTとの間に抵抗R₅を設け、出力ト
ランジスタQ₁のコレクタ、エミツタ間電圧に比
例した電流を形成する。上記トランジスタQ₅と
エミツタ及びベースを共通にしたpnpトランジス
タQ₆を設けて、コレクタより上記電流を信号電
流として取り出すものである。

一方、電源電圧端子Ｖ_CCと基準電位端子間に抵
抗R₆とダイオード接続したnpnトランジスタQ₇を
設け、このトランジスタQ₇とエミツタ及びベー
スを共通にしたnpnトランジスタQ₈により、電源
電圧Ｖ_CCを電流信号に変換する。上記トランジス
タQ₆，Q₈のコレクタを接続して、両者の差の電
流を抵抗R₁に流すものとする。

ここで、抵抗R₅＝R₆とすることにより、上記
差の電流は、出力電圧の振幅に逆比例した吸込電
流とすることができる。すなわち、出力端子
OUTの出力電圧が略Ｖ_CCレベルの時（出力）ト
ランジスタQ₁のコレクタ・エミツタ間電圧Ｖ_CE
が略ゼロボルトの時）は、トランジスタQ₅，Q₆
はカツトオフする一方、エミツタQ₇，Q₈のコレ
クタ・エミツタ径路には略Ｖ_CC／R₆の電流が流
れるため、抵抗R₁にはこの略Ｖ_CC／R₆の吸込電
流が流れる。

出力端子OUTの出力電圧が略Ｖ_CC／２の時
（出力トランジスタQ₁のコレクタ・エミツタ間電
圧Ｖ_CEが略Ｖ_CC／２の時）は、トランジスタQ₆
のコレクタには１／２Ｖ_CC／R₅の電流が流れ、エミツ タQ₈のコレクタにはＶ_CC／R₆の電流が流れるた
め、抵抗R₁にはＶ_CC／R₅−１／２Ｖ_CC／R₅≒１／２Ｖ_CC
／ R₆吸込電流が流れる。

また出力端子OUTの出力電圧が略零ボルトの
時（出力トランジスタQ₁のコレクタ・エミツタ
間電圧Ｖ_CEが略Ｖ_CCの時）は、トランジスタQ₆
のコレクタにはＶ_CC／R₅の電流が流れ、トラン
ジスタQ₈のコレクタにはＶ_CC／R₆の電流がれる
ため、Ｖ_CC／R₆−Ｖ_CC／R₅≒０となつて、抵抗
R₁に流れる吸込電流は零となる。

ここで、Ｓ_E1／Ｓ_E3＝100とし、I₁＝1mAとし
て、出力電圧が略Ｖ_CCレベルのときの吸込電流Ｖ
_CC／R₆におけるｑ／ｋＴR₁I₂を3.9に設定すると、制限 電流I₀は5Aとなり、出力電圧がＶ_CC／２のとき
は、ｑ／ｋＴR₁I₂は1.96となるので制限電流I₀は、0.7A となり、出力電圧が略零ボルトのときは、ｑ／ｋＴ R₁I₂は零となるので制限電流I₀は、0.1Aとなる。
したがつて、第３図に示すように、指数関数的に
変化する制限特性を得ることができる。

すなわち、第３図において横軸Ｖ_CEは出力トラ
ンジスタQ₁のコレクタ・エミツタ間電圧であ
り、縦軸I₀は第２図の電流制限回路により制限さ
れる出力電流を示している。

この制限特性は、抵抗R₅，R₆の比を適当に変
えることにより、又は抵抗５_５を非直線特性を有
するものを用いることにより、種々のものを得る
ことができる。

この発明は、電流制限回路として広く利用する
ことができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す基本的回
路図であり、第２図は、この発明をASO保護回
路に適用した場合の一実施例を示す回路図、第３
図は、その電力制限特性図である。

Claims (1)

1. 【特許請求の範囲】 １ 電流制限をすべき第１のトランジスタQ₁
   と、上記第１のトランジスタQ₁のベースとエミ
   ツタとにそれぞれのコレクタとそのエミツタとが
   接続された第２のトランジスタQ₃と、上記第１
   のトランジスタQ₁のベースと上記第２のトラン
   ジスタQ₃のベースとの間に接続された抵抗R₁
   と、上記抵抗R₁に流れる電流を設定する手段I₂と
   を具備したことを特徴とする電流制限回路。 ２ 上記電流設定手段は上記第１のトランジスタ
   Q₁のコレクタ・エミツタ間電圧に逆比例して上
   記抵抗R₁に流れる電流を設定することを特徴と
   する特許請求の範囲第１項記載の電流制限回路。