JPS6120232B2 - - Google Patents

Info

Publication number
JPS6120232B2
JPS6120232B2 JP53074036A JP7403678A JPS6120232B2 JP S6120232 B2 JPS6120232 B2 JP S6120232B2 JP 53074036 A JP53074036 A JP 53074036A JP 7403678 A JP7403678 A JP 7403678A JP S6120232 B2 JPS6120232 B2 JP S6120232B2
Authority
JP
Japan
Prior art keywords
hall element
offset voltage
current
resistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53074036A
Other languages
English (en)
Other versions
JPS54164207A (en
Inventor
Takeshi Hachimori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7403678A priority Critical patent/JPS54164207A/ja
Publication of JPS54164207A publication Critical patent/JPS54164207A/ja
Publication of JPS6120232B2 publication Critical patent/JPS6120232B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【発明の詳細な説明】 本発明は、ホール素子の不平衡出力を補償する
補償回路に関する。
回転子の回転位置を検出する位置検出手段の検
出出力を増幅器でもつて増幅してモータの2相の
コイルに供給し、コイルの鎖交磁束と同相の正弦
波状の駆動電流を夫々のコイルに流すようにした
2相交流駆動ブラシレスモータが知られている。
第1図はこのような従来から知られている2相
交流駆動ブラシレスモータの回路図である。第1
図において、回転子を構成するロータマグネツト
1は例えば2極であつて、180゜ずつの互に逆極
性の正弦波状の着磁部分を有している。固定予側
には2相のコイル2,3が電気角π/2若しくは
π/2の寄数倍の位相差で設けられている。従つ
て、ロータマグネツト1によつて形成されるコイ
ル2,3の鎖交磁束密度は、その最大値をB0
すると、夫々B1=Bosinθ及びB2=B0cosθとな
る。また固定子にはロータマグネツト1を備える
回転子の回転角度を検出するためのホール素子
4,5が第1図に示すようにコイル2,3の夫々
と同相または180゜の整数倍の位相差で設けられ
ている。
これらのホール素子4,5の出力は上記コイル
2,3の鎖交磁束と同相である。即ち、e1
K1sinθ及びe2=K1cosθ(K1:定数)になる検
出出力が得られ、この検出出力はリニア増幅動作
する駆動回路7,8に供給される。従つて、コイ
ル2,3にはi1=K2sinθ及びi2=K2cosθで表わ
される駆動電流が流される(K2:定数)。この結
果、マグネツト1によつて形成されるコイル2,
3の鎖交磁束B1,B2と、コイル2,3を流れる
駆動電流とによつて生ずるトルクは、 T=K2B0sin2θ+K2B0cos2θ=K2B0 ………… となつて、回転子の回転角θに一定となる。
第2図は第1図のモータ駆動回路の回路図であ
る。第2図に示すように、ホール素子4の電流端
子4aには電流源11から所定方向の動作電流i
が供給される。なおホール素子4の一方の電流端
子4bは接地されている。ホール素子4は第1図
のロータマグネツト1の磁束に感応してその磁束
密度に応じた正弦波状の検出出力eを発生する。
この検出出力はホール素子4の出力端子4c,4
dから抵抗R1、R2を介して演算増幅器10の
+及び−入力端子に夫々供給される。この演算増
幅器10の出力は、抵抗R5を介してパワートラ
ンジスタT1,T2からなるプツシユプル回路1
3に供給され、ここで電力増幅された後コイル2
に供給される。
第2図に示す回路において、ホール素子4の検
出出力eにはオフセツト電圧Δe(不平衡電圧)
が含まれている。即ち、ホール素子4に与えられ
る磁束が零のときも幾分かの正または負の直流電
圧が出力端子4c,4d間に発生している。従つ
て、モータが駆動されている時のホール素子4の
正弦波状の出力電圧eの波形は、上記直流電圧に
相当したレベルΔeだけ正または負にオフセツト
されている。このオフセツト電圧Δeはホール素
子4の構造に起因して発生し、例えば出力端子4
c,4dの相互の位置ずれによつて生ずる。従つ
て、このオフセツト電圧Δeはホール素子4の
個々の製造精度によつて異なり、またホール素子
4の駆動電流iに応じて増減する。
このオフセツト電圧Δeは演算増幅器10、プ
ツシユプル回路13によつて増幅されるので、コ
イル2に直流オフセツト電流が流れる。この結
果、コイル2を往復して流れる正弦波状の駆動電
流の一方方向の電流が増加してトルク損失が生
じ、無効電力が増大する。また第1式が成立しな
くなつてトルクリツプルが増大する。
従つて、第2図に示すモータ駆動回路において
は、ホール素子4のオフセツト電圧キヤンセル手
段が設けられている。即ち、+V及び−Vの電源
電圧を抵抗R6、可変抵抗VR及び抵抗R7でも
つて分圧し、可変抵抗VR1の可動端子から得ら
れるキヤンセル電圧Δcをホール素子4の一方の
出力端子4dに加えている。そして可変抵抗VR
1を調整してオフセツト電圧Δeが零になるよう
にしている。なお上述のような2相交流駆動ブラ
シレスモータをダイレクトドライブ方式のターン
テーブル駆動モータとして使用する場合には、例
えば、ターンテーブルが331/3回転のとき上記オ
フセツト電圧Δeが零となるように調整し、トル
クリツプルが最小になるようにしている。
このようなターンテーブルモータは速度サーボ
がかけられていて、一般には、サーボ電圧(速度
誤差検出信号)に応じてホール素子4の動作電流
iを変化させてホール素子4の出力電圧を増減さ
せ、これによつてモータ駆動電流を制御してター
ンテーブルの回転速度制御をしている。しかし、
第2図のオフセツト電圧キヤンセル手段は半固定
であるので、ホール素子の動作電流iが変化する
とオフセツト電圧Δeもこれに応じて変化する。
第3図はホール素子4の動作電流iが変化した
ときのオフセツト電圧Δeの変化を示している。
第3図に示すように、例えば331/3回転のとき
(ホール素子動作電流iがほゞ1mAのとき)、第
3図Q点のようにオフセツト電圧Δeを零に調整
しても、動作電流iが変化すると、この変化に
ほゞ比例してオフセツト電圧Δeが変化する。な
お動作電流iの8mA以上の領域において、第3
図の特性曲線が直線(点線で示す)から外れて非
線形性を示すのは、ホール素子4の不純物による
キヤリアの拡散の影響が出てくるためである。従
つて、例えばモータの駆動時にはホール素子の動
作電流iが8〜10倍になり、これに応じてオフセ
ツト電圧Δeが増大するので、このオフセツト電
圧によつてトルクリツプルが増加して振動、騒音
が発生することがある。
本発明は上述の問題点にかんがみてなされたも
のであつて、ホール素子の一対の出力端子の夫々
と、このホール素子の一対の直流端子の少なくと
も一方との間に接続されたバイアス回路を具備す
るように構成したものである。このように構成す
ることによつて、簡単な回路構成でもつてホール
素子の動作電流に追従してホール素子の不平衡出
力を補償することができるようにすることを目的
とする。
以下本発明の実施例を図面を参照して説明す
る。
第4図はホール素子4の等価回路図である。ホ
ール素子の電流端子4a,4b間のインピーダン
スは内部抵抗R11及びR12で代表される。ま
たこれらの抵抗R11とR12との間にはオフセ
ツト電圧Δeの発生源となる抵抗R0が存在して
いる。抵抗R0の両端にはホール効果によつて生
ずる起電力の発生源となる電圧源14及び15が
夫々逆極性で接続される。なお電圧源14,15
によつて発生される逆極性の起電力は互にほゞ等
しく、KBi(K:定数、B:磁束、i:動作電
流)で表わされる。これらの電圧源14,15の
出力は夫々出力抵抗R12及びR22を介して出
力端子4c,4dから外部に導出される。
第4図の等価回路から明らかなように、電流端
子4aに供給される動作電流iに比例した直流の
オフセツト電圧Δe=R0iが出力端子4c,4d
間に生ずる。即ち、B=Oで起電力が零のときも
出力Δeが生じている。そこで本出願の発明者
は、第5A図に示すように、ホール素子4の各端
子4a〜4dに点A〜Dを頂点とする抵抗R31
〜35から成る不平衡ブリツジ回路を接続して、
上記オフセツト電圧をキヤンセルすることを考え
た。この場合、ブリツジ回路は不平衡であるから
ブリツジのC−B間及びB−D間に接続される抵
抗R32,R33は省略してもよい。
従つて、第5図aに示すような抵抗R31,R
34,R35から成る3端子回路のC−D間の電
圧を調整することによつてオフセツト電圧Δeを
キヤンセルすることができる。この電圧調整は例
えば抵抗R31及びR34の一方または両方を調
整することによつて行うことができるが、第5B
図bに示すように△−Y変換した抵抗R36及び
可変抵抗VR2から成る回路でもつて調整しても
よい。
従つて、第5B図bに基いて、第6図に示すよ
うなオフセツト電圧キヤンセル手段を構成するこ
とができる。第6図に示すように、ホール素子4
の出力端子4c,4d間には可変抵抗VR2が接
続され、この可変抵抗VR2の可動端子は抵抗R
36を介して電流供給端子4aに接続される。そ
して可変抵抗VR2を調整することによつて出力
電圧eのオフセツト電圧Δeはキヤンセルされ、
ホール素子4が線型動作する範囲内では動作電流
iが変化してもオフセツト電圧Δeはほゞ零に保
たれている。
第7図は第6図のオフセツト電圧キヤンセル回
路の動作を説明するための等価回路図である。第
7図に示すように、ホール素子4の電流供給端子
4aに供給される動作電流iはホール素子4内を
流れる電流i0(点線)、抵抗36、可変抵抗VR
2を通つて出力端子4cからホール素子に流入す
る電流i1(実線)及び抵抗R36、可変抵抗
VR2を通つて出力端子4dからホール素子に流
入する電流i2(一点鎖線)に夫々分流される。
なお電流i0によつて抵抗R0の両端にオフセツ
ト電圧Δeが発生される。また電流i1は出力端
子4cから抵抗R21、R0、R12を通つて接
地電位に流れ、電流i2は出力端子4dから抵抗
R22,R12を通つて接地電位に流れる。
第7図において、直流分の電流i0,i1,i
2のみによつて生ずる出力端子4c,4dの間の
電位差ΔEを考えると、 ΔE=R21i1+R0(i0+i1)−R22i2 ………… である。従つて、ΔE=0となるようにすればオ
フセツト電圧Δe=R0i0はキヤンセルされる。
即ち、第2式より、 R0i0=R22i2−(R21+R0)i1 ………… となるように、i1とi2との比率を定めれば、
オフセツト電圧Δeがキヤンセルされる。このi
1とi2との比率は可変抵抗VR2を調整するこ
とによつて定めることができる。
なおオフセツト電圧Δe=R0i0は正の場合と
負の場合とがあるが、i1とi2との比率の調整
によつていずれの場合でもオフセツト電圧をキヤ
ンセルすることが可能である。
ホール素子4の動作電流iが増加して(1+
α)iになつた場合には、第7図の回路が線形性
を示す範囲内では、各電流i0,i1,i2も
夫々1÷αの割合で増加する。従つて、第2式
は、 ΔE=R21(1+α)i1+R0(1+α)(i0+i1) −R22(1+α)i2 =(1+α)ΔE=0 ………… となる。即ち、動作電流iが変化しても出力端子
4c,4d間に現れるオフセツト電圧は零に保た
れてている。
第8図は第6図の実施例におけるホール素子4
の動作電流i及びオフセツト電圧Δeの関係(実
側値)を示すグラフである。第8図に示すよう
に、0〜4mAまではオフセツト電圧Δeはほゞ
零となつている。そして4mA以上では極めて微
少であるが除々に増加する。なお従来のキヤンセ
ル回路(例えば第2図)による第3図に示すオフ
セツト電圧−動作電流のグラフを比較のために示
すと点線のようになる。例えば、動作電流が
10mAのときのオフセツト電圧は、従来回路では
8.5mVであるが、本実施例では0.36mVとなつて
いる。即ち、オフセツト電圧ほゞ1/20に低減さ
れる。
なお第8図において動作電流が4mA以上の範
囲でオフセツト電圧が増加するのは、既述のよう
に拡散によつてホール素子が非線形動作をするた
めである。
次に、第9A図〜第9E図は第6図に示す実施
例の変形例を夫々示すものである。第9A図は、
第5A図において抵抗R32,R33,R35か
ら成る回路でもつてオフセツト電圧をキヤンセル
するようにしたものであつて、第6図の可変抵抗
VR2の可動端子が抵抗R36を介してホール素
子4の他方の電流端子4d(接地電位)に接続さ
れている。
第9A図のキヤンセル回路の回路動作は第7図
とほゞ同様であつて、この場合には、電流i1,
i2の方向が逆になる。即ち、ホール素子4の電
流供給端子4aから抵抗R11,R21可変抵抗
VR2及び抵抗R36を通つて接地電位に電流i
1が流れる。また電流供給端子4aから抵抗R1
1,R0,R22、可変抵抗VR2及び抵抗R36
を通つて電流i2が流れる。そして電流i1とi
2とを適当な比率にすればオフセツト電圧がキヤ
ンセルされる。
第9図は第6図の抵抗R36を省略したもので
ある。第9C図は第9A図の抵抗R36を省略し
たものである。第9D図及び第9E図は夫々第9
B図及び第9D図において、可変抵抗VR2を抵
抗R37と可変抵抗VR3とでもつて構成したも
のである。なお第9D図及び第9E図において
は、抵抗R37と可変抵抗VR3とを入れ換える
ことができる。
なお第6図及び第9A〜9E図の実施例におい
て、キヤンセル回路のC点と出力端子4cとの間
及びD点と出力端子4dとの間に夫々抵抗を挿入
してもよい。
本発明は上述の如く、ホール素子の一対の出力
端子の夫々と、このホール素子の一対の電流供給
端子の少なくとも一方との間に抵抗より成るバイ
アス回路を接続して、この抵抗の少なくとも1つ
を可変したので、簡単な回路構成でもつてホール
素子の動作電流に追従して不平衡出力を補償する
ことができ、動作電流が変化しても不平衡出力を
極めて小さくすることができる。
【図面の簡単な説明】
第1図は2相交流駆動ブラシレスモータの回路
図、第2図は第1図のモータ駆動回路の回路図、
第3図は第2図のオフセツト電圧キヤンセル回路
によるホール素子駆動電流とオフセツト電圧との
関係を示すグラフ、第4図はホール素子の等価回
路図、第5A図は本発明のオフセツト電圧キヤン
セル回路の原理を示す回路図、第5B図aは第5
A図のキヤンセル回路を簡略化した回路図、第5
B図bは第5B図aの回路を△−Y変換した回路
図、第6図は本発明の一実施例を示すオフセツト
電圧キヤンセル回路の回路図、第7図は第6図の
動作を説明するための等価回路図、第8図は第6
図のキヤンセル回路によるホール素子動作電流と
オフセツト電圧との関係を示すグラフ、第9A図
〜第9E図は夫々本発明の別の実施例を示すオフ
セツト電圧キヤンセル回路の回路図である。 なお図面に用いられている符号において、4…
…ホール素子、R36……抵抗、VR2……可変
抵抗である。

Claims (1)

    【特許請求の範囲】
  1. 1 ホール素子の一対の出力端子の夫々と、この
    ホール素子の一対の電流供給端子の少なくとも一
    方との間に接続された抵抗より成るバイアス回路
    を具備し、上記バイアス回路を構成する抵抗の少
    なくとも一つを可変にしてホール素子の不平衡出
    力を補償するようにしたホール素子の不平衡出力
    補償回路。
JP7403678A 1978-06-19 1978-06-19 Hall element unbalanced output compensating circuit Granted JPS54164207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7403678A JPS54164207A (en) 1978-06-19 1978-06-19 Hall element unbalanced output compensating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7403678A JPS54164207A (en) 1978-06-19 1978-06-19 Hall element unbalanced output compensating circuit

Publications (2)

Publication Number Publication Date
JPS54164207A JPS54164207A (en) 1979-12-27
JPS6120232B2 true JPS6120232B2 (ja) 1986-05-21

Family

ID=13535518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7403678A Granted JPS54164207A (en) 1978-06-19 1978-06-19 Hall element unbalanced output compensating circuit

Country Status (1)

Country Link
JP (1) JPS54164207A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56171596U (ja) * 1980-05-21 1981-12-18

Also Published As

Publication number Publication date
JPS54164207A (en) 1979-12-27

Similar Documents

Publication Publication Date Title
US4455514A (en) Control circuit for a brushless DC motor
US4403174A (en) Commutatorless DC motor drive device
US3679954A (en) Brushless d.c. motor with rate control of position sensor
JPS6159077B2 (ja)
GB1567086A (en) Rotational drive apparatus
US4338551A (en) Two-phase brushless motor driving circuit
JPH08205502A (ja) リラクタンスレゾルバ
JPS6120232B2 (ja)
JPS6333395B2 (ja)
JPS5936157Y2 (ja) モ−タ駆動回路
JPS6137873B2 (ja)
JPS6233839B2 (ja)
JPH0646239Y2 (ja) モ−タ−駆動回路
JPS6247097Y2 (ja)
JPS6210119B2 (ja)
JPH0241280B2 (ja)
JPS6223555B2 (ja)
JP2663415B2 (ja) 直流モータの速度制御装置
JPS61199453A (ja) 直流ブラシレスモ−タ
JPH0444517B2 (ja)
JPH0646240Y2 (ja) モ−タ−駆動回路
JPS6220794B2 (ja)
JPS6217480B2 (ja)
JPS61199452A (ja) 直流ブラシレスモ−タ
JPH0538524U (ja) 磁気検出器