JPS6120235B2

JPS6120235B2 -

Info

Publication number: JPS6120235B2
Application number: JP55157055A
Authority: JP
Inventors: Yasuyuki Sugiura; Shigeki Morinaga; Nobuyoshi Muto; Kenji Nanto; Tsunehiro Endo
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-11-10
Filing date: 1980-11-10
Publication date: 1986-05-21
Also published as: JPS5783193A

Description

【発明の詳細な説明】

本発明は、電動機の電流制限方法及びその装置
に係り、特にセントラル・プロセツシング・ユニ
ツト（以下、CPUという。）によるデジタル的演
算処理により電動機の電流制限限を行なうときの
電動機の電流制限方法及び、それに直接使用され
る装置に関するものである。電動機の電流を制限する装置の公知例として、
たとえば特開昭49−64817号公報記載のものがあ
る。これは、インバータを用いて電動機を駆動する
装置に係るもので、特に、その起動時に流れる突
入電流を制限するようにしたものであり、突入電
流は定格電流の５〜６倍となつてインバータの容
量も大きなものが必要となるので、定常時におけ
るパワー素子の利用率を上げるために突入電流を
制限することを目的としたものである。そして、これを実現するため、電流検出器の出
力信号が予め設定した値より大きくなると動作す
る比較回路からなり、この比較回路の出力信号で
インバータの制御信号を所定の期間遮断しようと
するものである。しかしながら、前述のごとく、駆動時にインバ
ータの制御信号を遮断すると、インバータが過電
圧となり、高耐圧のパワー素子が必要となるもの
である。本発明は、以上のような従来装置における問題
点に鑑みなされたものであつて、インバータが過
電圧となるのを防ぐため、インバータの制御信号
を遮断するのではなく、同相駆動することによ
り、電動機の電流を減少させる経路を作ることに
あつて、電動機の電流が過大になつたとき、パワ
ー素子の保護を行なうため、規定以上の電流にな
らないように制限するようにした、電動機の電流
制限方法及びその装置の提供を、その目的とする
ものである。本発明の要点は、入力された電動機の電流と、
マイクロコンピユータからデジタル処理されたデ
ータとも保持する電流制限用のレジスタを備え、
そのレジスタの電流制限値のデータと対応したア
ナログ量に変換するＤ／Ａ変換器の出力と電動機
の電流を比較し、その電流制限値を越えた場合、
インバータの制御信号を同相駆動にして電圧を抑
制するようにし、さらに、電流制限の解除は、解
除用タイマにより、一定の第１の時間を経過した
のち行なうようにし、また、一定の第２の時間内
の電流制限回数により電動機の緊急停止を行なう
ようにしたものであつて、これらの制御のうち、
マイクロコンピユータは、過電流になつたとき割
込み要因求を受け、主プログラムを一時中断して
電流制限のタスクのプログラムを実行し、電流制
限を行なつて主プログラムに戻るようにするもの
であり、したがつてマイクロコンピユータの能力
を十分発揮した制御性能を得ることができるよう
にしたものである。上記に従う、本発明に係る電動機の電流制限方
法は、商用電源を直流に変換する整流回路と、可
変周波数、可変電圧可能なインバータとを有して
電動機に電力を供給するようにした制御システム
において、電動機の制限電流の設定値を、セント
ラル・プロセツシング・ユニツトからプログラマ
ブルに書き換え可能な電流制限レジスタにデジタ
ル量で格納し、その電流制限レジスタの出力を
Ｄ／Ａ変換器でデジタル量からアナログ量の基準
値に変換するとともに、電動機の電流検出器の出
力信号と上記基準値を比較して、当該出力信号が
基準値より大きくなると電流制限割込みを発生さ
せ、この電流制限割込み発生後、一定周期で上記
インバータの正側アーム全部を同時に導通、遮断
させ、負側アーム全部を同時に正側アームと相補
的に遮断、導通の動作を行なわしめ、電流制限を
解除させるために一定周期毎にインターバル割込
みを発生させ、当該インターバル割込みの回数を
数え、処理するインターバルタスクと、電流制限
割込み発生後に次の割込み待ちの状態に処理する
電流制限タスクと、電流制限割込み発生の回数を
規定して電動機を緊急遮断するストツプタスクと
を遂行せしめるようにし、そのそれぞれのタスク
のプログラム終了後、終了報告プログラムを通つ
て主プログラムに戻るようにした電動機の電流制
限方法にある。同様に、本発明に係る電動機の電流制限装置の
構成は、商用電流を直流に変換する整流回路と、
任意の周波数に変換可能なインバータを有して電
動機に電力を供給するようにしたシステム構成に
係るものにおいて、該インバータのゲート信号に
係るものとして、デジタル演算処理をするための
セントラル・プロセツシング・ユニツトと、プロ
グラムを格納するためのシステム・プログラムメ
モリと、入出力回路とを備え、その入出力回路
は、搬送波の大きさと周波数を決定するためのレ
ジスタ及びタイマと、３相基準信号、周波数及び
１サイクル中の搬送波の数を決定するためのレジ
スタ及びカウンタと、所定時間を作るレジスタと
タイマを備え、ゲート信号を、搬送波を作るタイ
マとＤ１，Ｄ２，Ｄ３レジスタ及び、常時ゼロを
格納するゼロレジスタと比較して作るレジスタ群
を備えるようにするとともに、予め電流制限割設
定用のレジスタにデータを書き込みＤ／Ａ変換器
でアナログ信号に変換した基準信号と上記インバ
ータ電流を検出する検出器を備えしめ、この検出
器の出力信号が前記基準信号より大きくなると割
込み信号を発生し、搬送波はゼロレジスタと比較
して搬送波の一回毎にインバータの正側アーム３
ケは同時に導通、遮断を繰り返し、負側アーム３
ケは、正側アームとは逆に、同時に遮断、導通を
繰り返して、電動機の電流を減衰させるように構
成した電動機の電流制限装置にある。次に、本発明に係る電動機の電流制限方法の実
施例を、その装置の実施例をあわせ、各図を参照
して説明する。まず、第１図は、電動機を可変周波数で運転、
制御するための例示ブロツク図、第２図は、その
インバータの詳細図、第３図は、本発明の一実施
例に係る制御システムの全体構成図である。すなわち、第１図で、商用周波数電源１の交流
を整流回路２で直流に整流し、この整流された直
流電源をインバータ３により任意の可変周波数の
交流に変換し、電動機４に電力を供給するように
構成されている。そして、マイクロコンピユータ５で演算した制
御指令は、入出力回路６で迅速に処理されゲート
信号とし、ゲート増幅器７の出力信号で運転され
るようになつている。また、前記の入出力回路６は、インバータ３の
周波数を決定する周波数指令部８、電動機４の電
流を検出する電流検出器９から指令データを取り
込むものである。そして、上記のインバータ３の主回路構成を示
すものが第２図であり、１０ないし１５は主トラ
ンジスタであり、１６ないし２１は還流ダイオー
ドであつて、U⁺，U^-，V⁺，V^-，W⁺，W^-は、主
トランジスタ１０ないし１５のベースに加えるゲ
ート信号を示すものである。また、Ｕ，Ｖ，Ｗは
各相端子である。しかして、第３図の制御システムの全体構成
は、CPU２２とリード・オンリ・メモリ２３
（以下、RGMという。）とランダム・アクセス・
メモリ２４（以下、RAMという。）とよりなるマ
イクロコンピユータ５と、入出力回路６とから構
成されるものである。上記のCPU２２は、ROM２３内に記憶された
各種のプログラムにより入出力回路６からの入力
データを演算し、その演算結果を再び入出力回路
６へ戻すものであり、これらの演算に必要な中間
的な記憶はRAM２４を使用するものである。これら、CPU２２、ROM２３、RAM２４およ
び入出力回路６間の各種データのやり取りは、デ
ータ・バスとコントロール・バスとアドレス・バ
スからなるバスライン２５によつて行なわれるも
のであり、また入出力回路６内のバスライン２５
Ａは負荷が大きいため、バツフア（BUFFER）
２６を介して結ばれている。上記の入出力回路６は、まず、搬送波などを作
るタイマ及びカウンタ群２７と、搬送波の周波
数、変調波などを決定するための、マイクロコン
ピユータ５からデータを書込む基準レジスタ群２
８とを有し、タイマ及びカウンタ群２７から選ば
れたタイマのデータと基準レジスタ群２８から選
ばれたデータは、デジタル比較器
（COMPARATOR）２９で比較され、そのタイマ
とレジスタのデータとの大小により該比較器２９
の出力パルス８０を出すものである。そして、この出力パルス８０を前段保持器
FFG３０（以下、FFG３０と略称する。）で選ば
れたラツチに保持し、さらに後段不持器BFG３
１（以下、BFABS３１と略称する。）で保持す
る。そのBFS３１の出力の一方は、タイマ群のタイ
マのデータを１加算するか、１減算するかを行な
う加減算器（INC／DEC）３２（以下INC／DEC
と略称する。）を制御するEOコントロール
（EO・CONT）３３の信号となり、また出力の他
方は、インバータ３のゲート信号U⁺，U^-，V⁺，
V^-，W⁺，W^-をを得るための出力制御回路
（OUT PUT CONTROL）３４の信号となるも
のである。また、タイマ及びカウンタ群２７のデジタルデ
ータは読み出されてデータバス３５に出力され、
このデータががINC（インクリメント）または
DEC（デクリメント）されてデータバス３６に
出力されて、新たなデータが前記タイマ及びカウ
ンタ群２７に書き込まれるものである。この、読みと書き、を区別するために、データ
ラツチ（DATA LATCH）二３７が設けられて
いる。他方、３８はモードレジスタ（MODE REG）
でこれは、入出力回路６の起動及び停止、変調波
の等及び不等パルスの選択、電動機４正転及び逆
転指令、ならびに前記出力制御回路３４をソフト
的にインバータ３のゲート信号U⁺，U^-，V⁺，
V^-，W⁺，W^-をオフさせるソフトウエアサプレ
ス、などの機能を有するものである。また、３９は、電流制限回路で、これは、電流
制限用レジスタ（CMT REG）４０（以下、
CMT REGと略称する。）にマイクロコンピユー
タ５から指令されたデータをＤ／Ａ変換器４１で
基準値であるアナログ出力Is（以下、基準出力と
いう。）に変換し、電流検出器９からの出力Ｉ
と、アナログ比較器（COMP）４２で比較され、
上記基準値出力Is以上の出力Ｉが発生すると、割
込み回路４３に割込み信号として伝達されるもの
である。そして、その結果は、割込み制御回路（IRQ
CONT）４４を介し、IRQ信号としてマイクロコ
ンピユータ５に伝達されるものである。全体構成は、概略、以上のごとくであり、細部
については作動とともに順次後述する。次に、第４図は、インバータ３の出力ならびに
基準レジスタ群２８に関連して、正弦波信号を得
るためのレジスタ類の選択方法及び不等パルス変
調波などを示すもので、入出力回路６から既述の
主トランジスタのベースに加えるインバータ３の
ゲート信号U⁺，U^-をＵ相に関して例示する説明
図である。すなわち、インバータ３の出力により正弦波に
近づけるために基本搬送波Ｘと正弦波Ｙとを比較
する。この正弦波Ｙに近似させるために、第４図に示
すごとく、基本搬送波Ｘの位相とあわせてＤ１，
Ｄ２，Ｄ３の符号で示す値に置き変えるものであ
る。なお、第４図のPUIは、Ｕ相を矩形波で置き
換えたものである。しかして、図示の例は、180度の区間に基本搬
送波Ｘが４サイクル半と決めたものである。この基本搬送波Ｘは正負に振動しているため、
デジタル演算がむずかしい。そのため、負側を正側に反転させたのが、図示
のPWMタイマと称する動作であり、図は、搬送
波と変調波のデジタル量をアナログ的に表現した
ものである。これによると、180度区間にPWMタイマによる
搬送波は９ケ入ることになる。上記のＤ１，Ｄ２，Ｄ３の値を、それぞれ第３
図の基準レジスタ群２８におけるＤ１レジスタ
（Ｄ１，REG）４９、Ｄ２レジスタ（Ｄ２
REG）５０、Ｄ３レジスタ（Ｄ３ REG）５１
に格納し、図示のように各レジスタＤ１〜Ｄ３に
係るものをPWMタイマの偶数番に係るものと比
較すれば、FEG３０のUPFF５９，BFG３１の
UPBF６６の出力は、インバータ３のゲート信号
U⁺，U^-（V⁺，V^-，W⁺，W^-）として得ることが
できる。これら、図示のPUIの波形とUPBFの波形と
を、出力制御回路３４でEOR（排他的論理和）
を行なえば、同図示のゲート信号U⁺，U^-を得る
ことができるものである。しかして、第５図は、上記のゲート信号を作る
までを、さらに詳細に説明した波形に係る、等パ
ルス発生のタイムチヤート図であり、これにつき
第３図をも併用して説明する。３相波形を発生させるためには、基準レジスタ
群２８におけるＰ１レジスタ（Ｐ１ REG）４
５とゼロレジスタ（ZERO REG）５４とPNレジ
スタ（PN REG）４６及び、タイマ及びカウンタ
群２７におけるPWMタイマ（PWM TIMER）４
７、PNカウンタ（PN COUNTER）４８を用い
るものである。なお、インバータ３のゲート信号として、より
正弦波に近いものを特るためには、PWMタイマ
４７のデータは、Ｄ１レジスタ４９、Ｄ２レジス
タ５０、Ｄ３レジスタ５１のデータと比較するよ
うにすればよい。また、基準レジスタ群２８におけるインターバ
ルレジスタ（INTV REG）５２とタイマ及びカ
ウンタ群２７のインターバルタイマ（INTV
TIMER）５３とは、一定時間経過後に応じて割
込みを発生させるのに用いられ、ゼロレジスタ５
４とPWMタイマ４７を用いて電流制限を行な
う。そして、上記の基準レジスタ群２８と、タイマ
及びカウンタ群２７は、時分割に選らばれてデジ
タル比較器２９で比較される。この選択の時間割を行なうのがステージ回路
（STAGE）５５である（第３図）。ここで、３相を発生させるためのPWMタイマ
４７により搬送波を作る方法を説明する。マイクロコンピユータ５からＰ１レジスタ４５
にデータを書き込んでおく。 PWMタイマ４７は、ステージ回路５５の回路
から一定時間間隔毎に読み出され、１加算、すな
わちインクリメントされる。同時に、Ｐ１レジスタ４５も読み出され、両者
のデータをデジタル比較器２９で比較する。デジタル比較器２９は、次式の条件が成立した
ところで、FFG３０のPIFF５７の信号を“Ｈ”
レベルにしラツチするもので、このPIFF５７の
信号をBFG３１のPIBF６４によりEOコントロー
ル３３に伝達する。（PIレジスタの値）≦（PWMタイマの値）BFG
３１のPIBF６４の信号が発生すると、EOコント
ロール３３は、INC／DEC３２の回路を１減算
（DEC）に選択し、PWMタイマ４７は、一定時
間間隔毎に読み出され、１減算、すなわちデクリ
メントされる。このとき、同時にゼロレジスタ５４が読み出さ
れ、レジスタ比較器２９で比較され、次の条件、
すなわち、PWMタイマ４７がゼロに達したとこ
ろで、FFG３０のPOFFの５６の信号を“Ｈ”レ
ベルにしてラツチする。（ゼロレジスタの値）＝（PWMタイマの値）
BFG３１のPOBF６３は、上記POEF５６の信号
を受けて“Ｈ”レベルにラツチされ、EOコント
ロール３３は、１加算（INC）に選択される。同様に、Ｐ１，Ｐ０，Ｐ１，Ｐ０FFの５７，
５６が順次に選ばれる。この様子は、第５図に示
すごとくである。このＰ０EF５６とＰ１EF５７を反復すること
により、PWMタイマ４７は、搬送波を形成する
もので、図中の中間の搬送波に係る三角波は、
PWMタイマ４７の動きをアナログ的に表現した
ものである。上記の搬送波からPNレジスタ４６とPNカウン
タ４８を用いて、３相の60度を決定する。マイクロコンピユータ５から、前もつてPNレ
ジスタ４６にデジタルデータを記憶させておくも
のであり、第５図の例では、半サイクルに９個の
パルスを発生させるにはPNレジスタ４６の値は
“３”とする。 PNカウンタ４８は、PWMタイマ４７と別の時
間に、一定時間毎にステージカ路５５から読み出
すが、しかしPNカウンタ４８は、BFG３１にお
けるＰ０BF６３の信号が存在するときのみイン
クリメントされる。このとき、PNレジスタ４６が呼び出され、デ
ジタル比較器２９で、次の条件でPNFF５８に
“Ｈ”レベル信号がラツチされる。（PNレジスタの値）≦（PNカウンタの値）
PNBF６５は、PNFF５８の信号を受け、“Ｈ”レ
ベルにラツチされるとともに、EOコントロール
３３でINC／DEC３２の回路はゼロにリセツトさ
れ、PNカウンタ４８の値はゼロが書き込まれ、
新たにインクリメントが開始される。このPNBF６５の信号を受け、出力制御回路３
４で、第５図のPUI，PVI，PWIの３相信号をリ
ングカウンタによつて組立てるものである。しかして、インバータ３のゲート信号は、
PWMタイマ４７のデータとＤ１レジスタ４９、
PWMタイマ４７とＤ２レジスタ５０、PWMタイ
マ４７とＤ３レジスタ５１の、それぞれの比較で
行なう不等パルス方式と、PWM本発明４７とＤ
１レジスタ４９のみと比較する等パルス方式とが
ある。第５図の例は、等パルス方式で説明する。前もつて、マイクロコンピユータ５からＤ１レ
ジスタ４９にデジタルデータが書き込まれる。 PWMタイマ４７とＤ１レジスタ４９とが比較
される区間は、図示のPUI180度のうち、三角波
の一つ置きに比較される態様である。 UPFF５９は、（Ｄ１レジスタの値）≦（PWMタ
イマの値）の区間、連続して“Ｈ”レベルで、
UPBF６６はUPFF５９の信号を受けてラツチす
る。出力制御回路３４では、PUIとUPBF６６との
信号をEOR（排他的論理和）してU⁺のゲート信
号を作る。U^-のゲート信号は、U⁺のゲート信号
の反転である。同様に、V⁺のゲート信号は、VPBF６７とPVI
との信号のEORで、W⁺のゲート信号は、WPBF
６８とPWIとの信号のEORで作られる。そして、当該U⁺，U^-，V⁺，V^-，W⁺，W^-のゲ
ート信号は、さきの第１図の示すゲート増幅器７
で増幅され、第２図主トランジスタ１０ないし１
５に加えられ、電動機４が運転されるものであ
る。次に、電動機４の保護のための電流制限
（CMT）に関して説明する。さきの第１図において、電動機４の電流を、直
流電流側で電流検出器９により検出する。このアナログの直流電流は、第３図の左側の電
流入力のＩとなるものである。マイクロコンピユータ５からデータバス２５を
介して、電流制限値となるデジタルデータを電流
制限回路３９における電流制限レジスタ
CMTREG４０に書き込み、該CMT REG４０か
らの出力をＤ／Ａ変換器４１によつて変換し、ア
ナログ基準値に係る基準値出力Isが設定され、Ｉ
＞Isになると、電流制限の割込みが発生する。この様子を第６図により説明する。図示のアナログ比較器４２の出力Icomは、上
記のＩ＞Isの区間、出力されるものである。この出力で、第３図の割込み回路４４３のステ
ータスレジスタ（STATUS REG）７０の電流制
限ビツト（以下、CMTビツトと略少する。）が図
示のごとくセツトされ、電流制限割込み要因
CMT IRQ（以下、単にCMT IRQという。）の信
号が発生する。このCMT IRQの信号が立ち続けると、図示の
一定時間経過割込み要因INTV IRQ（以下、単に
INTV IRQという。）を受けられないから、ステ
ータスレジスタ７０の、後述する第１３図の１３
０で示すCMTビツトがセツトされたことを、マ
イクロコンピユータ５によつて確認のうえ、マス
クレジスタ（MASK REG）７１のCMTビツト
をセツトして、上記のCMT IRQを解除する。しかし、ステータスレジスタ７０のCMTビツ
トはゼロレジスタ５４を選択し続け、電動機４は
同相運転となり電圧を抑制する。次に、このステータスレジスタ７０のCMTビ
ツトの解除の方法を説明する。前記のCMT IRQの信号が発生してから、同
INTV IRQの発生回数を数え、第６図のＮ２にな
つたところで、ステータスレジスタ７０及びマス
クレジスタ７１のCMTビツトをリセツトし、ゼ
ロレジスタ５４との比較を行なわず、正常運転に
戻すものである。この状態を、インバータ３に加わるゲート信号
波形で説明すると、電流制限発生と解除時のゲー
ト信号のタイムチヤート図である第７図のように
なる。すなわち、Ｉモードにおいて、正常運転時の
PWMタイマ４７は、Ｄ１レジスタ４５と比較
し、等パルス運転を行なつていると仮定する。モードにおいて、過電流を検出してCMT、
すなわち電流制限状態が発生すると、PWMタイ
マ４７のデータは、Ｄ１レジスタのデータではな
くゼロレジスタ５４のデータと強制的に比較さ
れ、電動機４を同相運転にする。その結果、搬送波の偶数番の全区間、ゼロレジ
スタ５４とPWMタイマ４７とのデータが比較さ
れ、次の条件が成立する。（ゼロレジスタの値）＜（PWMタイマの値）このとき、インバータ３の正側のアームのゲー
ト信号U⁺，V⁺，W⁺，は、同時に導通し、負側の
ゲート信号U^-，V^-，W^-は、同時に遮断する。モードにおいては、搬送波の奇数番の区間、
PWMタイマ４７のデータは比較されないから、
正側のゲート信号U⁺，V⁺，W⁺は、同時に遮断さ
れ、負側のゲート信号U^-，V^-，W^-は、同時に導
通する。同様に、モードとモードとを繰り返し、電
流制限CMTが解除されるまで続くものである。ここで、第８図は、インバータ主回路の電流制
限CMT発生時のモードを示す、電流制限時の電
動機電流の説明図であり、そのモード番号は、第
７図と同じである。モードでは、トランジスタ１０，１２，１５
が導通していて、電動機４は、Ｕ，Ｖ端子から流
入しＷ端子から流出する。このとき、CMTが発生すると、モードで、
トランジスタ１０，１２，１４が導通する。そして、この場合、電動機４は、モードの状
態を保つように循環電流が流れる。すなわち、Ｗ端子−ダイオード２０−トランジ
スタ１１２−Ｖ端子と、Ｗ端子−ダイオード２０
−トランジスタ１０−Ｕ端子、の経路である。モードは、強制的にトランジスタ１０，１
２，１４が遮断し、トランジスタ１１，１３，１
５が導通して循環電流が流れる。すなわち、Ｗ端子−トランジスタ１５−ダイオ
ード１９−Ｖ端子と、Ｗ端子−トランジスタ１５
−ダイオード１７−Ｕ端子、とである。そして、CMTが解除するまで、モードと
モードとを繰り返し、電動機電流は減少を続け
る。 CMT解除に用いる、INTV IRQの発生方法
は、インターパルタイマ５３（以下、INTVタイ
マと略称する。）とインターバルレジスタ５２
（以下、INTVレジスタと略称する。）の値は、デ
ジタル比較器２９で比較され、（INTVレジスタ
の値）≦（INTVタイマの値）の条件で、FFG３０
のINTV FF６２に出力され、さらに、INTV BF
６９に信号が伝達されて保持される。この信号がINTV割込み信号となつて、割込み
回路４３に伝達し、割込制御回路４４からIRQ信
号が発生し、マイクロコンピユータ５に伝達され
る。 INTV IRQの回数は、RAM２４に保持される
と同時に、ステータスレジスタ７０のINTVビツ
トは、マイクロコンピユータ５の命令でリセツト
され、次の割込みを待つ状態に保たれる。しかして、第９図は、第３図の制御システムの
全体構成に係るプログラム構成図である。さきに述べた入出力回路６及びマイクロコンピ
ユータ５の電源がオンすると、CPU２２は、ス
タートモード１０１となり、イニシヤライズ・プ
ログラム（INITIALIZ）１０２を実行する。次に、バツク・グラウンドジヨブ（BACK
GROUND JOB）１０３を実行する。このバツ
ク・グラウンドジヨブとして、Ｄ１レジスタ４
９、Ｄ２レジスタ５０、Ｄ３レジスタ５１のデー
タの変更で電動機４の電圧を制御したり、Ｐ１レ
ジスタ４５の変更による周波数の制御を実行する
TMSK（タスク）などがある。このTASKの実行中、割込み要因IRQが発生す
ると、IRQの開示ステツプ１０４よりIRQ要因分
析１０５を行なう。 IRQ要因分析１０５は、一定時間経過割込処理
１０６（INTV IRQ）プログラムと、電流制限１
０７（CMT IRQ）プログラムからなる。要因分析の結果、どのTASKを行なうかを分け
るのがTASK選別１０８であり、プログラム上
で、INTV TASK１０９か、CMT TASK１１０
が、電動機４停止のためのSTOP TASK１１１
の、いずれかが選別される。 TASKの実行が行なわれると、終了報告プログ
ラム１１２（以下、EXITと略称する。）を行な
い、変調波のデータ演算などのバツク・グラウン
ドジヨブ１０３に戻り主プログラムを実行する。これらのプログラムは、プログラムの記憶状態
を示すメモリの構成図である第１０図に示すごと
く、ROM２３のアドレスＡ０００からアドレス
Ａ７００に保持されている。上記の第９図におけるプログラムを、第１１図
及び第６図に用いて、さらに詳細に説明する。ここで、第１１図は、電流制限IRQ及び電流制
限解除用IRQを発生させるプログラムのフローチ
ヤートの詳細図である。バツク・グラウンドジヨブ１０３を行なつてい
るとき、IRQが発生すると、発生したIRQの種類
別にスチータスレジスタ７０にセツトされる。たとえば、CMTに係るものは０ビツト、INTV
に係るものは１ビツトとすれば、それぞれステー
タスレジスタ７０の０ビツトは、データバス０ビ
ツトと、ステータレジスタ７０の１ビツトはデー
タバス１ビツトと結ばれる（１１３）。 CMTの判別１１４でステータスレジスタ７０
のビツトテストをマイクロコンピユータ５のプロ
グラムで行なえば、CMT IRQかINTV IRQかの
判別ができる。いま、CMT IRQとすれば、CMT TASK１１
０に進む。この１１０では、CMT IRQの発生回
数をソフトで計算し、記憶させるためにRAM２
４を使用する。なお、第１２図は、RAM２４内の格納割当て
を示すRAMの格納図である。１１５では、RAM２４のCMT CNTのデータ
を１加算して図示矢印のように記憶させる。１１６では、マスクレジスタ７１のCMTビツ
ト（０ビツト）をセツトし、次のIRQが受付けら
れるようにし、バツク・グラウンドジヨブ１０３
に戻る。このとき、前記したように、ハードでPWMタ
イマ４７は、ゼロレジスタ５４を比較し続けて、
CMTは継続する。 CMTの解除は、INTV IRQの発生回数をソソ
フトで計数して行なうものである。また、IRQ１０４からINTV IRQが入力され
る。１０３を実行中に、ステータスレジスタ７０の
INTVビツト（１ビツト）がセツトされる。その結果、CMTの判別１１４では、CMT
IRQ（NO）と判定し、１０９のINTV TASKに
進む。１１７は、INTV IRQの発生回数をソフトで計
数し、RAM２４のSWCNT（ソフトウエアカウ
ンタ）１のデータを１加算してSWCNT１に格納
する。次に、１１８は、INTV IRQの発生回数をソフ
トで計数し、RAM２４のSWCNT２のデータを
１加算してSWCNT２に格納する。 SWCNT１は、CMT CNTと比較して、
SWCNT１＞CMT CNTの条件で正常、他方、
SWCNT１≦CMT CNTの条件で異常と、マイク
ロコンピユータ５によつて判定する。また、SWCNT２は、INTV IRQの発生回数Ｎ
２を検出して、一定時間を経過したのち、ステー
タスレジスタ７０のCMTビツトをリセツトして
電流制限すなわち電圧の抑制を解条するものであ
る。１１９において、SWCNT１の計数がＮ１に満
たないとき（NO）は、フローチヤートは１２０
の、CMT解除か、解除しないのかの判定を行な
う。いま、SWCNT２＜Ｎ２のとき（NO）は、
EXITプログラム１１２のステータスレジスタ７
０のINTVビツトをリセツトするプログラムを行
ないIRQを受け付ける状態に戻し、バツクグラウ
ンドジヨブ１０３に戻るものである。もし、SWCNT２≧Ｎ２の条件が成立すると
（YES）、CMTTASK１１０に戻り、１２２で
RAM２４のSWCNT２をクリヤする。そして、EXITプログラム１１２のステータス
レジスタ７０のINTVビツトとCMTビツトをリセ
ツトするプログラム１２３を行なう。しかして、１１６でマスクレジスタ７１の
CMTビツトをセツトしたものを１２４でリセツ
トして解除し、第１３図のマスクレジスタ７１の
出口によつて、INTV IRQとCMT IRQを受け付
け状態にしてバツクグラウンドジヨブに戻る。これは、さきの第６図のＢ点である。次に、一定時間内にCMT IRQの発生が多い場
合、電動機４の異常と判定して電動機４を停止さ
せる機能を説明する。すなわち、一定時間を、INTV IRQの発生回数
Ｎ１で決める。 RAM２４のSWCNT１のデータが、 SWCNT１≧Ｎ１の条件が成立すると、緊急停止タスクである
STOP TASK１１１に進む。１２５は、SWCNT１をクリヤして次の
SWCNT１の計数に備えるものである。次に、１２６でCMT CNTのデータを取り出
し、危険回数Ｎ３に達したかどうかを調べる。安全な場合はNOで、１２７にジヤンプして、
CMT CNT をクリヤし、新たに計数する準備
を行ない、１２０のSWCNT２の判定に戻る。これが、さきの第６図のＣ点である。もし、CMT CNT≧Ｎ３の条件が成立する
と、１２８のストツプ（STOP）プログラムにジ
ヤンプし、第３図のモードレジスタ３８のソフト
ウエアプレスを発生させ、出力制御回路３４を停
止させ、インバータ３のゲート信号を遮断する。また、前述したごとく、第１３図のマイクロコ
ンピユータ５の割込み要求信号であるIRQは、演
算に無関係に発生する。その構成を示すものが第１３図である。図において、INTVレジスタ５２は、CPU２２
からタイマ割込み周期を設定するデータがバスラ
イン２５Ａを介して格納される。 INTVタイマ５３は、一定周期毎にINC／DEC
３２で１加算され、デジタル比較器２９は、上記
レジスタ５２、タイマ５３のデータが一致したと
きパルスを発生し、ステータレジスタ７０の
INTVビツト１３１のフリツプフロツプをセツト
し、Ｑ出力を“Ｈ”にする。このとき、マスクレジスタ７１のINTVビツト
１３３がCPU２２からバスライン２５Ａを通し
て書き込まれていれば、上記１３３のＱ出力は
“Ｌ”に落ちて、AND回路１３５の出力を禁止す
る。 INTVビツト１３３が書き込まれないときは、
AND回路１３５は、ステータスレジスタ７０の
INTVビツト１３１の出力を受けて出力し、NOR
回路１３６からIRQを出力する。 CMT REG４０は、CPU２２からバスライン
２５Ａを介してデータが書き込まれ、Ｄ／Ａ変換
器４１でデジタルデータをアナログの基準値Isに
係る電圧に変換し、電動機４の電流Ｉとアナログ
比較器４２で比較して、Ｉ＞Isの条件で出力す
る。そして、ステータスレジスタ７０のCMTビツ
ト１３０はセツトされ、マスクレジスタ７１の
CMTビツト１３２がCPU２２からバスライン２
５Ａを通して書き込まれていれば、１３２のＱ出
力は“Ｌ”に落ちてAND回路１３４の出力を禁
止する。また、CMTビツト１３２が書き込まれていな
いときは、AND回路１３４はステータスレジス
タ７０のCMTビツト１３０の出力を受け出力
し、NOR回路１３６からIRQを出力するもので
ある。以上に述べたように、本発明に係る上記実施例
によれば、電動機の過電流を検出してインバータ
の正側の素子３アームを同時に導通、遮断するこ
とを繰り返し行ない、負側の素止３アームを同時
に正側アームと相反に、遮断、導通を行なつて、
電動機の端子間の電位を同電位に保持し、電動機
の巻線抵抗とインダクタンス及び配線抵抗と、イ
ンバータの導通素子を介して過電流を減衰させる
ようにしたものであり、このようにすることで、
さきの第８図に示したように循環電流は、インバ
ータ内部で消費されるため、インバータの直流側
の電圧が急上昇することはなくなるものである。また、正側アームと負側アームとを交互に導通
させるため、素子の温度上昇は少なくなるもので
ある。そして、すべてのレジスタの電流制限のデータ
値は、CPUから電動機の運転中に自由に書き変
えることができるので、負荷の状態に応じ過電流
の設定を変えることができるものである。また、過電流を解除する時間、過電流制限のデ
ータも、CPUからの命令で自由に変えることが
可能となつたものである。すなわち、過電流の設定置は、CMTレジスタ
の書き換え、過電流解除の時間の調整は、インタ
ーバルレジスタの書き換えと、第６図で説明した
ソフト上のＮ２の値で行なうようにしたものであ
る。このため、電動機に係る誘導電動機の始動時は
過電流の設定値を大きくとり、過電流解除時間を
長くして始動電流を充分流し、定常運転に落ち着
いてから（たとえば数秒後）過電流設定値を小さ
く、解除時間を短くすれば、その装置の保護能力
が向上するものである。さらに、書き換え可能な所定時間内に、過電流
割込みの発生頻度を規定して緊急遮断を行なつて
装置の保護能力を向上させることができるもので
ある。上記により、本発明によるときは、電動機が過
電流になつたとき、規定以上の電流にならないよ
うに制限して、電動機の良い性能を得るようにし
た電動機の電流制限方法及びそれに直接使用され
る電流制限装置の提巌を所期しえられるものであ
つて、すぐれた効果を奏する発明ということがで
きる。

【図面の簡単な説明】

第１図は、電動機を可変周波器で、運転、制御
するための例示ブロツク図、第２図は、そのイン
バータの詳細図、第３図は、本発明の一実施例に
係る制御システムの全体構成図、第４図は、その
正弦波信号を得るためのレジスタの選択方法及び
不等パルス変調波を示す説明図、第５図は、その
等パルス発生のタイムチヤート図、第６図は、そ
の電流制限発生と解除の方法のタイムチヤート
図、第７図は、その電流制限発生と解除時のゲー
ト信号のタイムチヤート図、第８図は、その電流
制限時の電動機電流の説明図、第９図は、第３図
の制御システムの全体構成に係るプログラム構成
図、第１０図は、そのプログラムの記憶状態を示
すメモリの構成図、第１１図は、その電流制限
IRQ及び電流制限解除用IRQを発生させるプログ
ラムのフローチヤートの詳細図、第１２図は、そ
のRAMの格納図、第１３図は、そのIRQ発生回
路図である。１……商用周波数電源、２……整流回路、３…
…インバータ、４……電動機、５…マイクロコン
ピユータ、６……入出力回路、９……電流検出
器、１０〜１５……主トランジスタ、２２……セ
ントラル・プロセツシング・ユニツト、３９……
電流制限回路、４０……電流制限レジスタ、４１
……Ｄ／Ａ変換器、４２……アナログ比較器、４
３……割込み回路、４４……割込み制御回路。

Claims

【特許請求の範囲】１商用電流を直流に変換する整流回路と、可変
周波数、可変電圧可能なインバータとを有して電
動機に電力を供給するようにした制御システムに
おいて、電動機の制限電流の設定値を、セントラ
ル・プロセツシング・ユニツトからプログラマブ
ルに書き換え可能な電流制限レジスタにデジタル
量で格納し、その電流制限レジスタの出力をＤ／
Ａ変換器でデジタル量からアナログ量の基準値に
変換するとともに、電動機の電流検出器の出力信
号と上記基準値とを比較して、当該出力信号が基
準値より大きくなると電流制限割込みを発生さ
せ、この電流制限割込み発生後、一定周期で上記
インバータの正側アーム全部を同時に導通、遮断
させ、負側アーム全部を同時に正側アームと相補
的に遮断、導通の動作を行なわしめ、電流制限を
解除させるために一定周期毎にインターバル割込
みを発生させ、当該インターバル割込みの回数を
数え処理するインターバルタスクと、電流制限割
込み発生後に次の割込み待ちの状態に処理する電
流制限タスクと、電流制限割込み発生の回数を規
定して電動機を緊急遮断するストツプタスクとを
遂行せしめるようにし、そのそれぞれのタスクの
プログラム終了後、終了報告プログラムを通つて
主プログラムに戻るようにしたことを特徴とする
電動機の電流制限方法。２特許請求の範囲第１項記載のものにおいて、
各タスクを遂行するためのプログラムを記憶する
タスクメモリと、と、電流制限割込みの発生回数
を記憶するタイマメモリCMT CNTと、電流制
限解除のためのインターバル割込みの回数を記憶
するタイマメモリSWCNT１と、電流制限割込み
の発生回数を限定するためのインターバル割込み
の回数を記憶するタイマメモリSWCNT２とを備
えしめ、前記タイマメモリSWCNT１が規定回数
Ｎ２に到達したときに電流制限を解除し、また同
タイマメモリSWCNT１が期定回数Ｎ１に到達し
たときに、タイマメモリCMT CNTが規定回数
Ｎ３に達していないときは当該タイマメモリ
CMT CNTをクリアしてバツクグラウンドジヨ
ブに戻り、同タイマメモリCMT CNTが規定回
数Ｎ３に到達したときは直ちに緊急遮断を行なう
ようにしたものである電動機の電流制限方法。３商用電流を直流に変換する整流回路と、任意
の周波数に変換可能なインバータを有して電動機
に電力を供給するようにしたシステム構成に係る
ものにおいて、該インバータのゲート信号に係る
ものとして、デジタル演算処理をするためのセン
トラル・プロセツシング・ユニツトと、プログラ
ムを格納するためのシステム・プログラムメモリ
と、入出力回路とを備え、その入出力回路は、搬
送波の大きさと周波数を決定するためのレジスタ
及びタイマと、３相基準信号、周波数及び１サイ
クル中の搬送波のを決定するためのレジスタ及び
カウンタと、所定時間を作るレジスタとタイマを
備え、ゲート信号を、搬送波を作るタイマとＤ
１，Ｄ２，Ｄ３レジスタ及び、常時ゼロを格納す
るゼロレジスタと比較して作るレジスタ群を備え
るようにするとともに、予め電流制限設定用のレ
ジスタにデータを書き込みＤ／Ａ変換器でアナロ
グ信号に変換した基準信号と、上記インバータ電
流を検出する検出器を備えしめ、この検出器の出
力信号が前記基準信号より大きくなると割込み信
号を発生し、搬送波はゼロレジスタと比較して搬
送波の一回毎に当該レジスタの正側アーム３ケは
同時に導通、遮断を繰り返し、負側アーム３ケ
は、正側アームとは逆に、同時に遮断、導通を繰
り返して、電動機の電流を減衰させるように構成
したことを特徴とする電動機の電流制限装置。４特許請求の範囲第３項記載のものにおいて、
所定時間のパルスを作る割込要因IRQと、電流制
限の割込み要因IRQとを判定するステータスレジ
スタと、上記それぞれの割込み要因IRQをマスク
するススクレジスタとを備え、電流制限の割込み
要因IRQの発生でステータスレジスタの電流制限
ビツトをセツトして、割込み要因IRQをセントラ
ル・プロセツシング・ユニツトに伝達するととも
にゼロレジスタを選定後、所定パルス割込み要因
IRQを受付ける状態にするためにマスクレジスタ
の電流制限ビツトをセツトする手段と、上記所定
パルス割込み要因IRQの発生回数を検出し、規定
回数に到達後、ステータスレジスタの電流制限ビ
ツトをセントラル・プロセツシング・ユニツトか
らデータバスを介してリセツトし電流制限を解除
する手段とを備えしめたものである電動機の電流
制限装置。