JPS61203633A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61203633A JPS61203633A JP60044379A JP4437985A JPS61203633A JP S61203633 A JPS61203633 A JP S61203633A JP 60044379 A JP60044379 A JP 60044379A JP 4437985 A JP4437985 A JP 4437985A JP S61203633 A JPS61203633 A JP S61203633A
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- layer
- silicon
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体或いは金属の表面に部分的Ｃ絶縁膜を形成し、ゲ
ルマニウム層を選択成長せしめることにより各種半導体
装置を製造する。
ルマニウム層を選択成長せしめることにより各種半導体
装置を製造する。
本発明は半導体上或いは金員上ＣＭ択的に下地基板との
反応がほとんどなくゲルマニウム層を形成する方法を用
いた半導体装置の製造方法に関するものである。
反応がほとんどなくゲルマニウム層を形成する方法を用
いた半導体装置の製造方法に関するものである。
従来、半導体装置の電極・配線の形成には、第８図Ｃ示
す如く、下Ｉ−竜極・配［７１１上ｇ二絶縁層２および
スルーホール３を形成しく第８図（α））、次にスパッ
タ法あるいは真空蒸着法等により、金属層４（第８図（
し））を形成する方法が用いられてきた。
す如く、下Ｉ−竜極・配［７１１上ｇ二絶縁層２および
スルーホール３を形成しく第８図（α））、次にスパッ
タ法あるいは真空蒸着法等により、金属層４（第８図（
し））を形成する方法が用いられてきた。
しかし、半導体装置の微細化Ｃ二伴いスルーホールが微
小化し、真空蒸着法やスパッタ法等を用いた場合には第
９図に示す如く、スルーホール側壁部（二金属が堆積さ
れず、下層電極・配線との接続がとれないという欠点が
あった。これを改善するためＣ二六フッ化タングステン
（ｖＦ６）等の金属フッ化物を用いてスルーホール部を
金属で選択的Ｃ二埋め込む方法が提案されているが下地
基板との反応があり、また高選択性が得られないという
欠点があった◎ 一方、ＭＯＳ型半導体装置をスケールダワン則に従い微
細化してゆくと拡散層が浅くなり、ソースおよびドレイ
ンの直列寄生抵抗値が増大しＭＯＳ型半導体装置の高速
動作を妨げるという欠点があつた。
小化し、真空蒸着法やスパッタ法等を用いた場合には第
９図に示す如く、スルーホール側壁部（二金属が堆積さ
れず、下層電極・配線との接続がとれないという欠点が
あった。これを改善するためＣ二六フッ化タングステン
（ｖＦ６）等の金属フッ化物を用いてスルーホール部を
金属で選択的Ｃ二埋め込む方法が提案されているが下地
基板との反応があり、また高選択性が得られないという
欠点があった◎ 一方、ＭＯＳ型半導体装置をスケールダワン則に従い微
細化してゆくと拡散層が浅くなり、ソースおよびドレイ
ンの直列寄生抵抗値が増大しＭＯＳ型半導体装置の高速
動作を妨げるという欠点があつた。
〔問題点を解決するための手段〕
本発明はこれらの欠点を解決するため（ニゲルマン（Ｇ
ｍＨ４）等のゲルマニウムを構成元素とするガスを用い
て絶縁層に囲まれた半導体上あるいは金属上（二下地基
板との反応がほとんどないゲルマニウム層を形成して利
用するものである。
ｍＨ４）等のゲルマニウムを構成元素とするガスを用い
て絶縁層に囲まれた半導体上あるいは金属上（二下地基
板との反応がほとんどないゲルマニウム層を形成して利
用するものである。
第１図（α）（ｂ）の実施例を採って説明すると、図（
α）でシリコン基板５の上Ｃ二酸化膜（シリコン酸化膜
）６が部分的（二形成されている。そして、ＣＶＤ反応
炉内で４５０℃以下の基板温度でゲルマンガス雰囲気中
で処理すると、第１図（Ａ）のよう（二酸化膜６上ぽ二
はゲルマニウムは堆積せず、シリコン基板５上の酸化膜
６Ｃ二被覆されていないシリコン露出面上１：のみゲル
マニウム層７が選択的ｆ二形成される。
α）でシリコン基板５の上Ｃ二酸化膜（シリコン酸化膜
）６が部分的（二形成されている。そして、ＣＶＤ反応
炉内で４５０℃以下の基板温度でゲルマンガス雰囲気中
で処理すると、第１図（Ａ）のよう（二酸化膜６上ぽ二
はゲルマニウムは堆積せず、シリコン基板５上の酸化膜
６Ｃ二被覆されていないシリコン露出面上１：のみゲル
マニウム層７が選択的ｆ二形成される。
第２図に、本発明（二おける方法を用いてシリコン基板
上に４１０℃を二で形成したゲルマニウム層のオージェ
電子分光分析！＝よる深さ分析の結果を示す。
上に４１０℃を二で形成したゲルマニウム層のオージェ
電子分光分析！＝よる深さ分析の結果を示す。
′ｉ！１１２図から明らかなように、ゲルマニウムｆ二
相当する曲線の立下り、シリコンに相当する曲線の立上
りが急峻であることから、ゲルマニウム層はシリコンと
の界面で下地シリコンとあまり反応していないと考えら
れる。つまり、本発明によれば、ゲルマニウム層と下地
基板に影響を与えずに良好な接続をとることができる。
相当する曲線の立下り、シリコンに相当する曲線の立上
りが急峻であることから、ゲルマニウム層はシリコンと
の界面で下地シリコンとあまり反応していないと考えら
れる。つまり、本発明によれば、ゲルマニウム層と下地
基板に影響を与えずに良好な接続をとることができる。
また、シリコン基板に本発明により形成したゲルマニウ
ム層がエビタキンヤル層であることを利用して、シリコ
ンとゲルマニウムの層状構造のＳｉ／Ｇａへテロ界面≦
二後に詳述するようＣ二高移動度の正孔を閉じ込めるこ
とができ、ＨＥＭＴ （高電子移動度トランジスタ）類
似の構造を形成することかできる。その他、本発明は各
種半導体装置の製造ζ二適用される。
ム層がエビタキンヤル層であることを利用して、シリコ
ンとゲルマニウムの層状構造のＳｉ／Ｇａへテロ界面≦
二後に詳述するようＣ二高移動度の正孔を閉じ込めるこ
とができ、ＨＥＭＴ （高電子移動度トランジスタ）類
似の構造を形成することかできる。その他、本発明は各
種半導体装置の製造ζ二適用される。
第１図は本発明の実施例である。（１００） 面を出し
たシリコン基板５上ｌ二酸化膜を形成し、その一部をフ
ォトリングラフィとエツテングにより除去し、シリコン
基板面を露出させる（第１図（α））。
たシリコン基板５上ｌ二酸化膜を形成し、その一部をフ
ォトリングラフィとエツテングにより除去し、シリコン
基板面を露出させる（第１図（α））。
そしてＣＶＤ反応炉に試料を入れ、４５０℃以下の基板
温度でゲルマンガス雰囲気中で処理すると、シリコン酸
化膜６上Ｃ二はゲルマニウムは堆積せず、シリコン基板
５上のシリコン酸化膜に被覆されていないンリコン露出
面上Ｃ二のみゲルマニウム層７が選択的Ｃ二形成される
（第１図（ｂ））。ゲルマンガス雰囲気での処理条件は
、ゲルマンガス分圧ヲ５．ＯＸ １００−５ＡＴ カら
４．ＯＸ １０−’ ＡＴＭとし、水素ガス（Ｈｚ＞−
ｗキャリヤーガスとして全圧４．ＯＸ １０−”ＡＴＭ
とした。′ｓ５図（二本実施例（二おけるゲルマニウム
のシリコン（ｉｏｏ）基板上への堆積速度の堆積温度依
存性を示す。４５０℃以下の温度では上記処理条件で、
シリコン基板上のみ（ニゲルマニウムが選択的【二堆積
する。ゲルマニウムの選択的堆積はゲルマニウム原子が
ゲルマニウム自身やシリコンとは結会しやすいが、シリ
コン酸化膜とは結合しＣ二くいこと（二由釆するものと
考えられる。また、４５０℃より高温領域で選択性が失
われる場合がある。
温度でゲルマンガス雰囲気中で処理すると、シリコン酸
化膜６上Ｃ二はゲルマニウムは堆積せず、シリコン基板
５上のシリコン酸化膜に被覆されていないンリコン露出
面上Ｃ二のみゲルマニウム層７が選択的Ｃ二形成される
（第１図（ｂ））。ゲルマンガス雰囲気での処理条件は
、ゲルマンガス分圧ヲ５．ＯＸ １００−５ＡＴ カら
４．ＯＸ １０−’ ＡＴＭとし、水素ガス（Ｈｚ＞−
ｗキャリヤーガスとして全圧４．ＯＸ １０−”ＡＴＭ
とした。′ｓ５図（二本実施例（二おけるゲルマニウム
のシリコン（ｉｏｏ）基板上への堆積速度の堆積温度依
存性を示す。４５０℃以下の温度では上記処理条件で、
シリコン基板上のみ（ニゲルマニウムが選択的【二堆積
する。ゲルマニウムの選択的堆積はゲルマニウム原子が
ゲルマニウム自身やシリコンとは結会しやすいが、シリ
コン酸化膜とは結合しＣ二くいこと（二由釆するものと
考えられる。また、４５０℃より高温領域で選択性が失
われる場合がある。
これは、基板周囲、たとえば基板支持治具等に二堆積し
たゲルマニウムが高温Ｃｇいてゲルマニウムあるいはゲ
ルマニウム化合物として気化し、シリコン酸化膜上Ｃ二
付着してしまうためである。したがって、あらかじめ基
板周囲のゲルマニウム層堆積する部分をシリコン酸化膜
等で覆うなどの処置を施してゲルマニウムの堆積を防げ
ば、たとえば６００℃でもゲルマニウムの選択的堆積は
容易Ｃ二起こる。さらに、ゲルマニウムの選択的堆積は
キャリヤーガスをヘリウムガス等の不活性ガスＣ二して
も起こることを確認している。以上説明したゲルマニウ
ムの選択的堆積は、シリコン（ｉｏｎ）基板以外の他の
面な出したシリコン等の半導体、あるいはアルミニウム
、モリブデン、白金等の金属を基板とし、金属酸化物を
絶縁層としても起こるものと考えられる。
たゲルマニウムが高温Ｃｇいてゲルマニウムあるいはゲ
ルマニウム化合物として気化し、シリコン酸化膜上Ｃ二
付着してしまうためである。したがって、あらかじめ基
板周囲のゲルマニウム層堆積する部分をシリコン酸化膜
等で覆うなどの処置を施してゲルマニウムの堆積を防げ
ば、たとえば６００℃でもゲルマニウムの選択的堆積は
容易Ｃ二起こる。さらに、ゲルマニウムの選択的堆積は
キャリヤーガスをヘリウムガス等の不活性ガスＣ二して
も起こることを確認している。以上説明したゲルマニウ
ムの選択的堆積は、シリコン（ｉｏｎ）基板以外の他の
面な出したシリコン等の半導体、あるいはアルミニウム
、モリブデン、白金等の金属を基板とし、金属酸化物を
絶縁層としても起こるものと考えられる。
本発明Ｃ二よるゲルマニウムの選択的堆積を利用丁れば
、ゲルマニウム層を金属層とシリコン基板の接続層とす
る半導体装置を容易Ｃ二得られる。その実施例を第４図
（二示す。シリコン基板５（二酸化膜６を形成し、スル
ーホール５の窓開けを行なう（第４図（α））。これを
以上説明したよう（ニゲルマンガス雰囲気中で処理する
と、スルーホール３（二のみゲルマニウム層７（第４図
（ｂ））が形成される。
、ゲルマニウム層を金属層とシリコン基板の接続層とす
る半導体装置を容易Ｃ二得られる。その実施例を第４図
（二示す。シリコン基板５（二酸化膜６を形成し、スル
ーホール５の窓開けを行なう（第４図（α））。これを
以上説明したよう（ニゲルマンガス雰囲気中で処理する
と、スルーホール３（二のみゲルマニウム層７（第４図
（ｂ））が形成される。
これ（二金属層形成の工程を施せば第４図（Ｃ）のよう
（：金属層４が形成され、第９図（二示した従来技術Ｃ
二よる欠点を克服しゲルマニウム層′４ｒ：接続層とす
る半導体装置が得られる。
（：金属層４が形成され、第９図（二示した従来技術Ｃ
二よる欠点を克服しゲルマニウム層′４ｒ：接続層とす
る半導体装置が得られる。
ＣＭＯＳ型Ｏ８型半！Ｊ
サラ（二他の実施例Ｃ二ついて記す。従来のＭＱＳｊｌ
半導体装置では、微細化Ｃ二伴い拡散層が薄層化するた
めソースおよびドレインの直列寄生抵抗値が高抵抗値を
持ち、その結果ＭＯＳ型半導体装置の高速動作を妨げる
欠点があった。本発明を用いれば上記の欠点を解決する
ことが可能である。すなわちＭＯＳ型半導体装置製造の
工程Ｃ二おいて、第５図（α）の如きソース・ドレイン
の拡散層８が露出した構造を通常の工程Ｃ二で形成した
後、ゲルマンガス雰囲気中で処理すると、第５図（ｂ）
（二示す如く拡散層８上のみＣニゲルマニウム層７を形
成できる（第５図（ｂ））。このゲルマニウム層７は先
（二第２図で示したよう（；下地半導体との反応が少な
い。つまり本実施例シニよればゲルマニウム層と下地基
板Ｃ二影響を与えずに良好な接続ｔとることができる。
半導体装置では、微細化Ｃ二伴い拡散層が薄層化するた
めソースおよびドレインの直列寄生抵抗値が高抵抗値を
持ち、その結果ＭＯＳ型半導体装置の高速動作を妨げる
欠点があった。本発明を用いれば上記の欠点を解決する
ことが可能である。すなわちＭＯＳ型半導体装置製造の
工程Ｃ二おいて、第５図（α）の如きソース・ドレイン
の拡散層８が露出した構造を通常の工程Ｃ二で形成した
後、ゲルマンガス雰囲気中で処理すると、第５図（ｂ）
（二示す如く拡散層８上のみＣニゲルマニウム層７を形
成できる（第５図（ｂ））。このゲルマニウム層７は先
（二第２図で示したよう（；下地半導体との反応が少な
い。つまり本実施例シニよればゲルマニウム層と下地基
板Ｃ二影響を与えずに良好な接続ｔとることができる。
ゲルマニウム層の抵抗を低減するためには、ゲルマニウ
ム層堆積の際にゲルマンガスとともＣ二、アルシン（Ａ
ｚＨ，） 、ホスフィンＣＰＨ３）あるいはジボラン（
Ｅ ｔ Ｈａ ）ガス等を流し、ヒ素（ＡＪ） 、リ
ン＜ｐ＞あるいはホウ素ＣＢ）ドープのゲルマニウムと
する方法、あるいは、ゲルマニクム層形成後Ｃ二ヒ素（
ＡＪ）、リン（Ｐ）、ホウ素ＣＢ）等のＶ族あるいはＩ
族の不純物乞公知のイオン注入技術ｔもってゲルマニク
ム層Ｃ二添加する方法のどちらかを用いれば良い。
ム層堆積の際にゲルマンガスとともＣ二、アルシン（Ａ
ｚＨ，） 、ホスフィンＣＰＨ３）あるいはジボラン（
Ｅ ｔ Ｈａ ）ガス等を流し、ヒ素（ＡＪ） 、リ
ン＜ｐ＞あるいはホウ素ＣＢ）ドープのゲルマニウムと
する方法、あるいは、ゲルマニクム層形成後Ｃ二ヒ素（
ＡＪ）、リン（Ｐ）、ホウ素ＣＢ）等のＶ族あるいはＩ
族の不純物乞公知のイオン注入技術ｔもってゲルマニク
ム層Ｃ二添加する方法のどちらかを用いれば良い。
また本発明Ｃ二よって形成したゲルマニウム層、は前記
のように低抵抗電極・配線として用いることができるば
かりでなく、ゲルマニウム層それ自体を抵抗体として用
いることも可能である。
のように低抵抗電極・配線として用いることができるば
かりでなく、ゲルマニウム層それ自体を抵抗体として用
いることも可能である。
丁なわち、スルーホールの深さや径を適当Ｃ２選ぺば、
ゲルマニウム層を加工することなく、たとえば第４図（
Ｃ）の如くゲルマニウム層の抵抗体を形成することかで
きる。
ゲルマニウム層を加工することなく、たとえば第４図（
Ｃ）の如くゲルマニウム層の抵抗体を形成することかで
きる。
（ＨＨＭＴ構造〕
さらＣ二、シリコン基板上に本発明を用いて形成したゲ
ルマニウム層がエビタキンヤル層であることを利用して
公知のＨＥＭＴ （高電子移動度トランジスタＨｉｇｈ
Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓ
ｉｓｔｏｒ）構造と類似のＨＨＭＴ（高正孔移動度トラ
ンジスタＨｚｇｈ Ｈｏ１ａ Ｍｏｂｓムｔｙ Ｔｒａ
ｒｂｚ＊ｚｔｏｒ）構造を得ることができる。すなわち
、第６因【二おいて、シリコン基板上５ に本発明を持
ってゲルマニウム層１０を形成する。
ルマニウム層がエビタキンヤル層であることを利用して
公知のＨＥＭＴ （高電子移動度トランジスタＨｉｇｈ
Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓ
ｉｓｔｏｒ）構造と類似のＨＨＭＴ（高正孔移動度トラ
ンジスタＨｚｇｈ Ｈｏ１ａ Ｍｏｂｓムｔｙ Ｔｒａ
ｒｂｚ＊ｚｔｏｒ）構造を得ることができる。すなわち
、第６因【二おいて、シリコン基板上５ に本発明を持
ってゲルマニウム層１０を形成する。
引き続いてシラン（Ｓ＊Ｈ，）等のシラン系ガスで処理
すること（−よってシリコンエビタキンヤル層１１を形
成して、シリコンーゲルマニクムーンリコン層状構造を
得る。この際、シリコンエピタキシャル層１１とゲルマ
ニウムエピタキシャル層１０のへテロ界面のエネルギー
バンドの構造は第７図の様になる。Ｓｉと０１の電子親
和力はほぼ近い値をもつので、公知のＨＥＭＴ構造の場
合と同様（二＄７図のＡのエネルギー位置Ｃ二２次元正
孔ガスをとじこめることができる。この際ＨＥＭＴの場
合と同様１ニシリコン工ビタキシヤル層１１の一部ｔ：
Ｐ 型２与える様な不純物全添加しておき、ゲルマニウ
ムエピタキシャル層１０の正孔ガスｔとじこめる領域を
高純度ゲルマニウム層とすること（二より、高移動度の
２次元正孔ガスをとじ込めることができる。
すること（−よってシリコンエビタキンヤル層１１を形
成して、シリコンーゲルマニクムーンリコン層状構造を
得る。この際、シリコンエピタキシャル層１１とゲルマ
ニウムエピタキシャル層１０のへテロ界面のエネルギー
バンドの構造は第７図の様になる。Ｓｉと０１の電子親
和力はほぼ近い値をもつので、公知のＨＥＭＴ構造の場
合と同様（二＄７図のＡのエネルギー位置Ｃ二２次元正
孔ガスをとじこめることができる。この際ＨＥＭＴの場
合と同様１ニシリコン工ビタキシヤル層１１の一部ｔ：
Ｐ 型２与える様な不純物全添加しておき、ゲルマニウ
ムエピタキシャル層１０の正孔ガスｔとじこめる領域を
高純度ゲルマニウム層とすること（二より、高移動度の
２次元正孔ガスをとじ込めることができる。
さら（二、このンリコンーゲルマニウムーシリコン層状
構造では、シリコンエピタキシャル層１１上に安定なシ
リコン酸化膜を形成でき、ゲート絶縁膜を有する構造を
とらせることもでき、従来のＲＥＮＴと比べて、ゲート
リーク電流の低減ができ、エンハンスメント型トランジ
スタとしての使用条件が広がる等の利点を有する構造と
なる。
構造では、シリコンエピタキシャル層１１上に安定なシ
リコン酸化膜を形成でき、ゲート絶縁膜を有する構造を
とらせることもでき、従来のＲＥＮＴと比べて、ゲート
リーク電流の低減ができ、エンハンスメント型トランジ
スタとしての使用条件が広がる等の利点を有する構造と
なる。
以上説明したように、本発明の適用によりスルーホール
部へのゲルマニウムの埋め込みが可能となり、スルーホ
ール部での配線の断線を防ぐことができ、配線歩留まり
を向上させることができる。
部へのゲルマニウムの埋め込みが可能となり、スルーホ
ール部での配線の断線を防ぐことができ、配線歩留まり
を向上させることができる。
さらにソース拳ドレイン拡散層上へ低抵抗ゲルマニウム
を堆積することによってソース・ドレイン直列寄生抵抗
を低減することができるという利点かある。また逆にゲ
ルマニウム層を抵抗体として用いる適用も考えられる。
を堆積することによってソース・ドレイン直列寄生抵抗
を低減することができるという利点かある。また逆にゲ
ルマニウム層を抵抗体として用いる適用も考えられる。
或いは本発明−二より高正孔移動度トランジスタ構造を
作ることが可能となり、素子の高性能化を図ることがで
きる。
作ることが可能となり、素子の高性能化を図ることがで
きる。
第１図（α）（ｂ）は本発明による半導体装置製造方法
の一実施例の工程の断面図、 ＠２図は本発明によって堆積したゲルマニウム層のオー
ジェ゛磁子分光による深さ分析の結果を示す一例の線図
、 第５図はゲルマニウムのシリコン基板上へノ堆積速度の
温度依存性を示す図、 第４図（α）〜（ｃ）は本発明の池の実施例の工程の断
面図でゲルマニウム層をンリコン基板と金属層の接続層
とする半導体装置の製造方法を示した図、ｆ＃Ｉｌｓ図
（α）（ｈ）は本発明の更（：池の実施例の工程の断面
図ではソース・ドレイン直列寄生抵抗の低減を図るため
ソース・ドレイン拡散層上１ニゲルマニウム層を形成し
た構造を持つＭＯＳ型半導体装置を得る工程の一部を示
した因、 第６図はシリコン−ゲルマニウム−シリコン層状構造な
示す図であり、第７因はそのへテロ界面のエネルギーバ
ンド構造図、 第８図（α）（ｂ）は従来法によるスルーホール埋め込
み工程を示す断面図、 第９因は微細なスルーホールの埋め込みＣ二従来法を用
いた場合の断面図。 １・・・下層電極・配線層、２・・・絶縁層、３・・・
スルーホール、４・・・金属層、５・・・シリコン基板
、６・・・シリコン酸化膜、７・・・ゲルマニウム層、
８・・・拡散層、９・・・ポｙシリコンゲート、１０・
・・ゲルマニウム（エビタキンヤル）層、１１・・・ン
ジコン（エビタキンヤル）層 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）本発明の実施イ
列の工程の断面図 第 １ 図 本発明の実施例の工程図 本発明の実施例の工程図 第５図 シリコン−ゲルマニウム−シリコン層状構造を示す口笛
６ 図 ５ｉ−Ｇｅヘテロ界面のエネルギパン臼清造口笛 ７
図
の一実施例の工程の断面図、 ＠２図は本発明によって堆積したゲルマニウム層のオー
ジェ゛磁子分光による深さ分析の結果を示す一例の線図
、 第５図はゲルマニウムのシリコン基板上へノ堆積速度の
温度依存性を示す図、 第４図（α）〜（ｃ）は本発明の池の実施例の工程の断
面図でゲルマニウム層をンリコン基板と金属層の接続層
とする半導体装置の製造方法を示した図、ｆ＃Ｉｌｓ図
（α）（ｈ）は本発明の更（：池の実施例の工程の断面
図ではソース・ドレイン直列寄生抵抗の低減を図るため
ソース・ドレイン拡散層上１ニゲルマニウム層を形成し
た構造を持つＭＯＳ型半導体装置を得る工程の一部を示
した因、 第６図はシリコン−ゲルマニウム−シリコン層状構造な
示す図であり、第７因はそのへテロ界面のエネルギーバ
ンド構造図、 第８図（α）（ｂ）は従来法によるスルーホール埋め込
み工程を示す断面図、 第９因は微細なスルーホールの埋め込みＣ二従来法を用
いた場合の断面図。 １・・・下層電極・配線層、２・・・絶縁層、３・・・
スルーホール、４・・・金属層、５・・・シリコン基板
、６・・・シリコン酸化膜、７・・・ゲルマニウム層、
８・・・拡散層、９・・・ポｙシリコンゲート、１０・
・・ゲルマニウム（エビタキンヤル）層、１１・・・ン
ジコン（エビタキンヤル）層 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）本発明の実施イ
列の工程の断面図 第 １ 図 本発明の実施例の工程図 本発明の実施例の工程図 第５図 シリコン−ゲルマニウム−シリコン層状構造を示す口笛
６ 図 ５ｉ−Ｇｅヘテロ界面のエネルギパン臼清造口笛 ７
図
Claims (5)
- （１）半導体或いは金属の表面に部分的に絶縁膜を形成
し、 その後、ゲルマニウムを構成元素とするガスを含むガス
中で処理し、前記半導体又は金属の表面に選択的にゲル
マニウム層を形成する工程を含むことを特徴とする半導
体装置の製造方法。 - （２）前記半導体又は金属が電極層であることを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 - （３）前記半導体がＭＯＳ型半導体装置のｎ型或いはｐ
型の半導体層であることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 - （４）前記ゲルマニウム層が抵抗体となされることを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。 - （５）前記半導体がシリコンであり、前記ゲルマニウム
層またはその界面に高移動度の２次元正孔ガスをとじ込
めるようになされることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044379A JPH0666262B2 (ja) | 1985-03-06 | 1985-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044379A JPH0666262B2 (ja) | 1985-03-06 | 1985-03-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61203633A true JPS61203633A (ja) | 1986-09-09 |
| JPH0666262B2 JPH0666262B2 (ja) | 1994-08-24 |
Family
ID=12689867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60044379A Expired - Lifetime JPH0666262B2 (ja) | 1985-03-06 | 1985-03-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666262B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03150875A (ja) * | 1989-11-07 | 1991-06-27 | Nec Corp | 半導体装置 |
| JPH03150874A (ja) * | 1989-11-07 | 1991-06-27 | Nec Corp | 半導体装置 |
| US8815714B2 (en) | 2012-03-02 | 2014-08-26 | Tokyo Electron Limited | Method of forming a germanium thin film |
-
1985
- 1985-03-06 JP JP60044379A patent/JPH0666262B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03150875A (ja) * | 1989-11-07 | 1991-06-27 | Nec Corp | 半導体装置 |
| JPH03150874A (ja) * | 1989-11-07 | 1991-06-27 | Nec Corp | 半導体装置 |
| US8815714B2 (en) | 2012-03-02 | 2014-08-26 | Tokyo Electron Limited | Method of forming a germanium thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666262B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US6723622B2 (en) | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer | |
| CN100429788C (zh) | 用于提高mos性能的引入栅极的应变 | |
| CN101256949B (zh) | 应变soi衬底的制造方法和在其上制造cmos器件的方法 | |
| US8361859B2 (en) | Stressed transistor with improved metastability | |
| JPH05326952A (ja) | 半導体装置およびその製造方法 | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| JP2882410B2 (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| JPH10135238A (ja) | 半導体装置およびその製造方法 | |
| JPH11224863A (ja) | 半導体装置及びその製造方法 | |
| JPS61203633A (ja) | 半導体装置の製造方法 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH04225568A (ja) | 半導体装置のコンタクト構造及びその製造方法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JP2005251939A (ja) | 半導体装置及びトランジスタ並びに半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JP3493860B2 (ja) | 縦型電界効果トランジスタ | |
| JPS6094778A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |