JPS6120407A

JPS6120407A - 増幅器

Info

Publication number: JPS6120407A
Application number: JP14119584A
Authority: JP
Inventors: Junichi Hikita; 純一疋田; Takuzo Kamimura; 上村　卓三
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1984-07-08
Filing date: 1984-07-08
Publication date: 1986-01-29
Anticipated expiration: 2010-05-17
Also published as: JPH0746764B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は、オフセントを加減可能にした差動増幅型番
ざ関する。

従来の技術従来、半導体集積回路で構成される増幅器は、第５図に
示すような差動増幅器を用いて構成される。すなわち、
一対のトランジスタ２．４のエミッタを共通化し、この
エミッタと接地ラインとの間に定電流源６を設置して差
動増幅器を構成し、各トランジスタ２．４０ベースには
、増幅すべき信号または出力側からの帰還信号などを加
える入力端子８．１０が形成されている。

この差動増幅器の各トランジスタ２．４のコレクタ側に
は、能動負荷としてトランジスタ１２．１４および抵抗
１６．１８から構成されるカレントミラー回路が設置さ
れている。

そして、差動増幅器の出力は、トランジスタ４のコレク
タ側から取り出されてトランジスタ２０のベースに加え
られる。トランジスタ２０のコレクタと接地ライン（Ｇ
ＮＤ）との間には、抵抗２２が接続され、この抵抗２２
によってトランジスタ２０のコレクタに発生する増幅出
力が、出力端子２４から取り出されるようになっている
。

この増幅器において、オフセットを可変は、入力端子８
．１０に加えられる入力電圧■ｌＮ＋、■、、を変化に
よって与えられる。

発明が解決しようとする問題点このような増幅器において、入力電圧Ｖ　１８１　、Ｖ
＋ＮＺを一定にしてオフセットを可変することは不可能
であり、しかも、入力電圧ＶＩＮＩ　、ＶＩＮ□の何れ
かに対応して高精度の出力電圧を発生させることは非常
に厄介であり、回路構成上、高価になるとともに、信顛
性についても低いものとなる。

そこで、この発明は、入力電圧を変化させることなく、
高精度でしかも所望のオフセントが得られるようにした
増幅器を提供しようとするものである。

問題点を解決するための手段この発明は、差動増幅器に能動負荷としてカレントミラ
ー回路を設置した増幅器において、前記カレントミラー
回路に対して共動状態に置かれる１または２以上のトラ
ンジスタを並列に接続するとともに、これらトランジス
タの動作を選択的にカットオフ状態にするスイッチング
回路を設置したものである。

作用差動増幅器に対する能動負荷を構成するカレントミラー
回路と共動関係にあるｌまたは２以上のトランジスタを
スイッチング回路で選択的にカットオフ状態にすること
により、差動増幅器のオフセントが変化する。

実施例以下、この発明を図面に示した実施例を参照して詳細に
説明する。

第１図はこの発明の増幅器の実施例を示し、第５図に示
す増幅器と同一部分には同一符号を付しである。

トランジスタ２．４で構成される差動増幅器に対して、
トランジスタ１２．１４および抵抗１６．１８でカレン
トミラー回路が能動負荷として接続されている。このカ
レントミラー回路に対して共動関係を有する１または２
以上のトランジスタ２６、．２６□　・・・２６Ｎおよ
び抵抗２Ｂ２．２８□　・・・２８．が並列に接続され
ている。すなわち、各トランジスタ２６＋　、２６ｚ　
　・・・２６ｓのヘースは、トランジスタ１４のヘース
と共通に接続され、また、各抵抗２８．．２Ｂ□　・・
・２８Ｎも並列に接続されている。

そして、トランジスタ２６．．２６□　・・・・２６８
のエミッタと接地ラインとの間には、トランジスタ２６
．．２６□　・・・２６．をカットオフ状態に切換える
スイッチング回路としてのトランジスタ３０が抵抗３２
を介して設置され、このトランジスタ３０のヘースには
、抵抗３４を介して制御入力端子３６が形成され、スイ
ッチング人力が加えられる。

以上の構成において、動作を説明する。

入力端子８には第２図のＡに示す入力電圧Ｖ＋Ｎ＋■ｌ
Ｈ２が加えられ、入力端子１０には第２図のＢに示す入
力電圧ＶＩＮｔ　　（＝Ｖ＋Ｎ＋）が与えられた場合に
おいて、第２図のＣに示すパルスＣ１が加えられると、
トランジスタ３０が導通する。パルスＣ１のレベルは、
トランジスタ３０を導通状ｔｑにするための電圧値、例
えば、ダイオード電圧■。

以上に設定するものとする。

トランジスタ３０が導通すると、各トランジスタ２６．
．２６□　・・・２６．がカットオフ状態になり、入力
電圧Ｖ＋ｓ＋　、Ｖ＋ｓｚが同値でも、差動出力が発生
し、出力端子２４には、第２図のＤのパルス出力Ｄ１が
発生ずる。

また、入力端子１０に加えられる入力電圧ＶＩＮ□をΔ
ＶＩＮ（例えば、１８ｍＶ）だけ低下させると、第２図
のＤに示すように、出力端子２４には出力Ｄ２が発生す
る。

このとき、制御入力端子３６に第２図のＣに示すパルス
Ｃ２を加えても、出力ｖ０は一定値を維持し、その値が
変動しない。すなわち、入力電圧ＶＩＮＩ　、Ｖ＋Ｎｔ
を一定に維持してトランジスタ３０を導通させ、トラン
ジスタ２６．．２６□　・、・２６Ｎを力、トオフ状態
にすることにより、差動増幅器にオフセットΔＶＩＮを
設定することができる。

この実施例において、抵抗２８３．２８ｚ　　・・・２
８Ｎは、第３図に示すように、単一の抵抗２８に置き換
えても良く、また、図示しないが、トランジスタ２６．
．２６．　　・・・２６Ｎも単一のトランジスタに置き
換えても良い。

また、第４図に示すように、各トランジスタ２６、．２
６□　・・・２６．を独立させるとともに、各トランジ
スタ２６．．２６□　・・・２６．４に対して個別にカ
ットオフ状態に切換えるトランジスタ３０、抵抗３２．
３４からなるスイッチング回路を設置し、各トランジス
タ２６．．２６□・・・２６Ｎのヘースに制御入力端子
３６．．３６□　・・・３６Ｎの１または２以上から制
御入力電圧Ｖ、いＶ、−・・ＶＣＮを選択的に加えてト
ランジスタ２６．．２６□　・・・２６Ｎの１または２
以上を選択的にカットオフ状態に切換えるようにしても
良い。このようにすれば、トランジスタ２６．．２６□
　・・・２６Ｎの選択的な導通によってオフセット値を
任意に可変することができる。

発明の詳細な説明したように、この発明によれば、入力を変化させ
ることなく、高精度でかつ任意のオフセットを得ること
ができるとともに、そのオフセントを可変することもで
き、しかも、簡単な回路構成により実現でき、製造コス
トの低減をも図ることができる。

【図面の簡単な説明】

第１図はこの発明の増幅器の実施例を示す回路図、第２
図はその動作を示す説明図、第３図および第４図はこの
発明の増幅器の他の実施例を示す回路図、第５図は従来
の増幅器を示す回路図である。２．４・・・差動増幅器を構成するトランジスタ、１２
．１４・・・カレントミラー回路を構成するトランジス
タ、２６１．２６２　　・・・２６゜・・・トランジス
タ、３０・・・スイ・ノチング回路を構成するトランジ
スタ。只　　−神フ６−の第２図

Claims

【特許請求の範囲】

（１）差動増幅器に能動負荷としてカレントミラー回路
を設置した増幅器において、前記カレントミラー回路に
対して共動状態に置かれる１または２以上のトランジス
タを並列に接続するとともに、これらトランジスタの動
作を選択的にカットオフ状態にするスイッチング回路を
設置したことを特徴とする増幅器。
（２）前記カレントミラー回路に複数のトランジスタを
並列に接続するとともに、各トランジスタを選択的にカ
ットオフ状態にするスイッチング回路を前記トランジス
タ毎に設置したことを特徴とする特許請求の範囲第１項
に記載の増幅器。