JPS6120417A - プログラマブルパルスジエネレ−タ - Google Patents
プログラマブルパルスジエネレ−タInfo
- Publication number
- JPS6120417A JPS6120417A JP59141648A JP14164884A JPS6120417A JP S6120417 A JPS6120417 A JP S6120417A JP 59141648 A JP59141648 A JP 59141648A JP 14164884 A JP14164884 A JP 14164884A JP S6120417 A JPS6120417 A JP S6120417A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- mpu
- data
- pulse
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサによりプログラムが可能で
、かつマイクロプロセッサの処理速度よりも高速なタイ
ミングのパルス列を得るためのプログラマブルパルスジ
ェネレータに関する。
、かつマイクロプロセッサの処理速度よりも高速なタイ
ミングのパルス列を得るためのプログラマブルパルスジ
ェネレータに関する。
（従来技術）
従来、所望のタイミングでパルス列を発生させる場合に
は、マイクロプロセッサ等によりメモリに予め記憶され
たデータを順次読み出す方法が用いられていた。
は、マイクロプロセッサ等によりメモリに予め記憶され
たデータを順次読み出す方法が用いられていた。
この方法においてはマイクロプロセッサの働きにより種
々の状況に応じて必要なタイミングのデータを選択する
ことができ、非常に汎用性に富んでいるが、構成上、マ
イクロプロセッサの動作によりメモリのアドレスを与え
、データを読み出さなければならないため、マイクロプ
ロセッサの動作速度以上の高速なタイミングでパルスを
発生することができなかった。
々の状況に応じて必要なタイミングのデータを選択する
ことができ、非常に汎用性に富んでいるが、構成上、マ
イクロプロセッサの動作によりメモリのアドレスを与え
、データを読み出さなければならないため、マイクロプ
ロセッサの動作速度以上の高速なタイミングでパルスを
発生することができなかった。
一方、ハードロジックで組んだパルスジェネレータにあ
っては上記のような欠点はないが、発生させるパルスの
タイミングを変更するのが困難であるため、用途が限ら
れてくるという欠点がある。
っては上記のような欠点はないが、発生させるパルスの
タイミングを変更するのが困難であるため、用途が限ら
れてくるという欠点がある。
（発明の目的）
本発明は上記の点に鑑み提案されたものであリ、その目
的とするところは、マイクロプロセッサによりプログラ
ムが可能で、かつマイクロプロセッサの処理速度よりも
高速なタイミュｌグのパルス列を得ることのできるプロ
グラマブルパルスジェネレータを提供することにある。
的とするところは、マイクロプロセッサによりプログラ
ムが可能で、かつマイクロプロセッサの処理速度よりも
高速なタイミュｌグのパルス列を得ることのできるプロ
グラマブルパルスジェネレータを提供することにある。
（発明の構成）
以下、実施例を示す図面に沿って本発明を詳述する。
図は本発明の一実施例を示す回路構成図である。図にお
いて構成を説明すると、回路は主としてマイクロプロセ
ッサＭＰＵ、 １ビツトのデータ出力を有するメモリ
Ｍ、メモリＭにアドレスを与えるためのカウンタＣＷＴ
、メモリＭの出力を保持するためのフリップフロップＤ
−ＦＦから構成されている。また、マイクロプロセッサ
ＭＰＵからメモリＭにライト佃号ＷＲ，チップセレクト
信号Ｃ３が与えられ、カウンタ ＣＮＴにはリセット信
号Ｒが与えられている。なお、Ｂ はメモリＭにデータ
を書き込むためのバッファ、Ｂ２，８つはマイクロブロ
セνすＭＰＵからメモリＭへ与えられるアドレスと、カ
ウンタＣＮＴからメモリＭへ与えられるアドレスとを交
互に伝えるためのバッファである。
いて構成を説明すると、回路は主としてマイクロプロセ
ッサＭＰＵ、 １ビツトのデータ出力を有するメモリ
Ｍ、メモリＭにアドレスを与えるためのカウンタＣＷＴ
、メモリＭの出力を保持するためのフリップフロップＤ
−ＦＦから構成されている。また、マイクロプロセッサ
ＭＰＵからメモリＭにライト佃号ＷＲ，チップセレクト
信号Ｃ３が与えられ、カウンタ ＣＮＴにはリセット信
号Ｒが与えられている。なお、Ｂ はメモリＭにデータ
を書き込むためのバッファ、Ｂ２，８つはマイクロブロ
セνすＭＰＵからメモリＭへ与えられるアドレスと、カ
ウンタＣＮＴからメモリＭへ与えられるアドレスとを交
互に伝えるためのバッファである。
一方、カウンタＣＷＴはクロック発振器ＣＬＫより与え
られるクロック信号により歩進するもので、クロック信
号はインバータ■を介してフリップフロップＤ−ＦＦの
クロック入力端子ＣＫにも与えられている。
られるクロック信号により歩進するもので、クロック信
号はインバータ■を介してフリップフロップＤ−ＦＦの
クロック入力端子ＣＫにも与えられている。
しかして、動作はデータの書き込み期間とパルスの発生
期間とに別れる。すなわち、データの書き込み期間にあ
っては、マイクロプロセッサＭＰＵのアドレス出力端子
Ａ。Ｕ、よりメモリＭに直接にアドレスが与えられ、デ
ータ出力端子ＤｏＵ□からバッファＢ、を介してメモリ
Ｍのデータ入出力端子りにデータを与え、ライト信号と
チップセレクト信号のタイミングでメモリＭに記憶が行
われる。なお、このデータの書き込みは高速なタイミン
グのパルスが必要とされる以前に行われるものであり、
パルスの発生を要しない休止期間において行われるもの
である。また、既に記憶しであるデータに変更がない場
合にはデータの書き込みは必要ない。
期間とに別れる。すなわち、データの書き込み期間にあ
っては、マイクロプロセッサＭＰＵのアドレス出力端子
Ａ。Ｕ、よりメモリＭに直接にアドレスが与えられ、デ
ータ出力端子ＤｏＵ□からバッファＢ、を介してメモリ
Ｍのデータ入出力端子りにデータを与え、ライト信号と
チップセレクト信号のタイミングでメモリＭに記憶が行
われる。なお、このデータの書き込みは高速なタイミン
グのパルスが必要とされる以前に行われるものであり、
パルスの発生を要しない休止期間において行われるもの
である。また、既に記憶しであるデータに変更がない場
合にはデータの書き込みは必要ない。
一方、パルスの発生期間に入るとマイクロプロセッサＭ
ＰＵによりカウンタＣＷＴはリセットされ、タロツク発
振器ＣＩ、Ｋから与えられるクロック信号に従って歩進
し、メモリＭに連続したアドレスを与える。まｔ：、フ
リップフロップＤ−ＦＦにはインバータｌによりカウン
タＣＮＴとは反転したクロック信号が与えられるため、
メモリＭの出力が完全に確定してからデータを取り込み
、出力端子ＯＵＴにパルスとして出力する。
ＰＵによりカウンタＣＷＴはリセットされ、タロツク発
振器ＣＩ、Ｋから与えられるクロック信号に従って歩進
し、メモリＭに連続したアドレスを与える。まｔ：、フ
リップフロップＤ−ＦＦにはインバータｌによりカウン
タＣＮＴとは反転したクロック信号が与えられるため、
メモリＭの出力が完全に確定してからデータを取り込み
、出力端子ＯＵＴにパルスとして出力する。
（発明の効果）
以上のように、本発明にあっては、マイクロプロセッサ
によりデータの書き込みが可能なメモリと、個別のクロ
ックにより歩進し、かつ前記マイクロプロセッサにより
リセット可能なカウンタとを備え、前記メモリにデータ
を書き込んだ後に、前記カウンタにより前記メモリのア
ドレスを順次与え、前記クロックのタイミングで前記メ
モリからパルス列を出力するようにしたので、マイクロ
プロセッサによりプログラムが可能で、かつマイクロプ
ロセッサの処理速度よりも高速なタイミングのパルス列
を得ることができる効果がある。
によりデータの書き込みが可能なメモリと、個別のクロ
ックにより歩進し、かつ前記マイクロプロセッサにより
リセット可能なカウンタとを備え、前記メモリにデータ
を書き込んだ後に、前記カウンタにより前記メモリのア
ドレスを順次与え、前記クロックのタイミングで前記メ
モリからパルス列を出力するようにしたので、マイクロ
プロセッサによりプログラムが可能で、かつマイクロプ
ロセッサの処理速度よりも高速なタイミングのパルス列
を得ることができる効果がある。
図は本発明の一実施例を示す回路構成図である。
ＭＰＵ・・・マイクロプロセッサ、Ｍ・・ ・メモリ、
ＣＷＴ・・・カウンタ、ＣＬＫ・・・クロック’Ａ振Ｎ
、Ｄ−ＦＦ・・ フリップフロップ、■ ・ インバー
タ、Ｂ、。 Ｂ２．Ｂ３゛°バッファ ほか１名
ＣＷＴ・・・カウンタ、ＣＬＫ・・・クロック’Ａ振Ｎ
、Ｄ−ＦＦ・・ フリップフロップ、■ ・ インバー
タ、Ｂ、。 Ｂ２．Ｂ３゛°バッファ ほか１名
Claims (1)
- マイクロプロセッサによりデータの書き込みが可能なメ
モリと、個別のクロックにより歩進し、かつ前記マイク
ロプロセッサによりリセット可能なカウンタとを備え、
前記メモリにデータを書き込んだ後に、前記カウンタに
より前記メモリのアドレスを順次与え、前記クロックの
タイミングで前記メモリからパルス列を出力することを
特徴としたプログラマブルパルスジェネレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141648A JPS6120417A (ja) | 1984-07-09 | 1984-07-09 | プログラマブルパルスジエネレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141648A JPS6120417A (ja) | 1984-07-09 | 1984-07-09 | プログラマブルパルスジエネレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120417A true JPS6120417A (ja) | 1986-01-29 |
Family
ID=15296930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141648A Pending JPS6120417A (ja) | 1984-07-09 | 1984-07-09 | プログラマブルパルスジエネレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246227A (ja) * | 1987-04-01 | 1988-10-13 | Fuji Photo Film Co Ltd | ラミネ−ト物の製造方法 |
| JPH0565525U (ja) * | 1992-02-19 | 1993-08-31 | 静岡技研産機株式会社 | 曲面ラミネート加工機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57204627A (en) * | 1981-06-08 | 1982-12-15 | Tektronix Inc | Pulse generator |
-
1984
- 1984-07-09 JP JP59141648A patent/JPS6120417A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57204627A (en) * | 1981-06-08 | 1982-12-15 | Tektronix Inc | Pulse generator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246227A (ja) * | 1987-04-01 | 1988-10-13 | Fuji Photo Film Co Ltd | ラミネ−ト物の製造方法 |
| JPH0565525U (ja) * | 1992-02-19 | 1993-08-31 | 静岡技研産機株式会社 | 曲面ラミネート加工機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871148B2 (ja) | 半導体メモリ装置のデータ出力バッファ | |
| KR950020130A (ko) | 메모리 어드레싱 방법 및 장치 | |
| JPS603657B2 (ja) | フアーストイン・フアーストアウト記憶装置 | |
| JPS6120417A (ja) | プログラマブルパルスジエネレ−タ | |
| JP2001014841A (ja) | データ記憶装置 | |
| JP2004152348A (ja) | 信号生成回路 | |
| JPS5668989A (en) | Memory circuit | |
| JPS59124075A (ja) | 半導体記憶装置 | |
| JP2788729B2 (ja) | 制御信号発生回路 | |
| JP3011498B2 (ja) | クロック生成回路 | |
| JPS6319027B2 (ja) | ||
| JP2850671B2 (ja) | 可変遅延回路 | |
| JPS5960621A (ja) | タイミング信号発生装置 | |
| SU824191A1 (ru) | Устройство дл задержки сигналов | |
| JPH0385012A (ja) | パルス発生回路 | |
| JPH0419894A (ja) | エラスティックストア回路 | |
| JPH09171681A (ja) | メモリアドレス制御装置 | |
| JPS63245020A (ja) | デコ−ダ回路 | |
| JPS59227086A (ja) | シフトレジスタ | |
| JPS61137294A (ja) | メモリ集積回路 | |
| JPH04358397A (ja) | 半導体記憶装置 | |
| JPH06309145A (ja) | Ｆｉｆｏ回路 | |
| JPS60205896A (ja) | タイミング調整回路 | |
| JPH04346083A (ja) | タイミング発生装置 | |
| JPH01220286A (ja) | 書き込み制御回路 |