JPS6120783Y2 - - Google Patents
Info
- Publication number
- JPS6120783Y2 JPS6120783Y2 JP13495380U JP13495380U JPS6120783Y2 JP S6120783 Y2 JPS6120783 Y2 JP S6120783Y2 JP 13495380 U JP13495380 U JP 13495380U JP 13495380 U JP13495380 U JP 13495380U JP S6120783 Y2 JPS6120783 Y2 JP S6120783Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- gate
- dug portion
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003763 resistance to breakage Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
- Thyristor Switches And Gates (AREA)
Description
【考案の詳細な説明】
本考案はゲートターンオフ（GTO）サイリス
タ構造に関し、特にカソードエミツタ層にゲート
点弧電流を低減させるための掘込部を有するサイ
リスタ構造に関する。
タ構造に関し、特にカソードエミツタ層にゲート
点弧電流を低減させるための掘込部を有するサイ
リスタ構造に関する。
この種の従来構造断面図を第１図に示す。この
GTOサイリスタは、カソードN2層と、点弧用ゲ
ート電極Ｇと、オフ用ゲート電極G0及びG0のオ
ーミツク抵抗を減じる目的でN2層と同じに形成
した独立円環状N0層からなり、N1、N2層間に挾
まれたP2層中間部にGTOオフ時に電流掃引を容
易にするための低抵抗埋込層P2 ++を設けてある。
そして、N2層の掘込部１は、P1側に正、N2側に
負の電圧を印加した状態でゲート電源２、スイツ
チ３、抵抗４を通したゲート電流を流すことで
GTOを導通状態に移行する際に点弧電流を小さ
くする。
GTOサイリスタは、カソードN2層と、点弧用ゲ
ート電極Ｇと、オフ用ゲート電極G0及びG0のオ
ーミツク抵抗を減じる目的でN2層と同じに形成
した独立円環状N0層からなり、N1、N2層間に挾
まれたP2層中間部にGTOオフ時に電流掃引を容
易にするための低抵抗埋込層P2 ++を設けてある。
そして、N2層の掘込部１は、P1側に正、N2側に
負の電圧を印加した状態でゲート電源２、スイツ
チ３、抵抗４を通したゲート電流を流すことで
GTOを導通状態に移行する際に点弧電流を小さ
くする。
この従来構造において、導通状態から阻止状態
に移行させるために、ゲート逆電源５によりスイ
ツチ６を介してN2P2 -接合に逆電圧を印加すると
負荷電流の一部（ターンオフ利得で決る電流）が
P2 ++−N0層−電極G0を通して流れることでター
ンオフする。このとき、しや断すべき負荷電流が
大きいと、N2P2 -接合の回復（阻止状態）は電極
G0に近い側から進行し、電流はG0に遠い側すな
わち第１図では掘込部１側に絞り込まれてこの部
分を熱破壊することがあつた。
に移行させるために、ゲート逆電源５によりスイ
ツチ６を介してN2P2 -接合に逆電圧を印加すると
負荷電流の一部（ターンオフ利得で決る電流）が
P2 ++−N0層−電極G0を通して流れることでター
ンオフする。このとき、しや断すべき負荷電流が
大きいと、N2P2 -接合の回復（阻止状態）は電極
G0に近い側から進行し、電流はG0に遠い側すな
わち第１図では掘込部１側に絞り込まれてこの部
分を熱破壊することがあつた。
本考案は上記問題点を解消し、ゲート点弧電流
が小さくかつしや断電流耐量の大きいサイリスタ
構造を提供することを目的とする。
が小さくかつしや断電流耐量の大きいサイリスタ
構造を提供することを目的とする。
第２図は本考案の一実施例を示す断面構造図で
あり、その一部破断平面図を第３図に示す。本実
施例が第１図と異なる部分は、ゲート点弧電流を
低減するために設けたカソードN2層のゲート電
極Ｇ側の掘込部７に対向するP2 +層には少なくと
も該掘込部７の部分全域を覆うように低抵抗埋込
層P2 ++の層８を設けた点にある。
あり、その一部破断平面図を第３図に示す。本実
施例が第１図と異なる部分は、ゲート点弧電流を
低減するために設けたカソードN2層のゲート電
極Ｇ側の掘込部７に対向するP2 +層には少なくと
も該掘込部７の部分全域を覆うように低抵抗埋込
層P2 ++の層８を設けた点にある。
このように構成されたサイリスタは、負荷電流
しや断に際して、掘込部７側への電流紋り込みが
層８で阻止されて堀込部７の熱破壊が防止され、
結果的にしや断能力を向上できる。
しや断に際して、掘込部７側への電流紋り込みが
層８で阻止されて堀込部７の熱破壊が防止され、
結果的にしや断能力を向上できる。
第２図又は第３図に示す構造のGTOサイリス
タの製作例を説明する。比抵抗50Ω−cmのＮ形Si
の両表面からガリウム（Ga）を拡散して
P1 +N1P2 +の３層を形成する。このP1 +、P2 +の拡
散深さは35μｍ、表面抵抗100Ω／口、N1層の厚
さは250μｍである。P1 +、P2 +層表面には酸化膜
を形成後、P2 +層表面に第３図にパターンを示す
P2 ++層を形成するために該パターンに合わせて酸
化膜に窓明けをした後、表面濃度５×1020、深さ
10μにボロンを拡散する。この表面に比抵抗５Ω
−cmの均一なＰ形エピタキシヤル層を25μｍ成長
させて低抵抗層P2 ++を埋込んだ後、その上に選択
拡散により燐を部分拡散してN2層、N0層を形成
する。このときの拡散深さは10μｍ、表面濃度は
１×1020である。次いで、N2層表面の中央部に近
い部分を酸化膜を使つた選択エツチングにより掘
込部７としての溝を形成する。この溝の深さは５
μｍである。ここで、掘込部７の溝幅ＷFはボロ
ン埋込層の幅ＷBよりもわずかに狭くしてある。
なお、埋込層P2 ++のカソードN2層の主導通部に
対向するパターンは図示の格子状とするほかに適
宜変更されるが、その形状は本考案には直接関係
しない。電極Ａ、Ｋ、Ｇ、G0はアルミニウムを
用いて形成される。
タの製作例を説明する。比抵抗50Ω−cmのＮ形Si
の両表面からガリウム（Ga）を拡散して
P1 +N1P2 +の３層を形成する。このP1 +、P2 +の拡
散深さは35μｍ、表面抵抗100Ω／口、N1層の厚
さは250μｍである。P1 +、P2 +層表面には酸化膜
を形成後、P2 +層表面に第３図にパターンを示す
P2 ++層を形成するために該パターンに合わせて酸
化膜に窓明けをした後、表面濃度５×1020、深さ
10μにボロンを拡散する。この表面に比抵抗５Ω
−cmの均一なＰ形エピタキシヤル層を25μｍ成長
させて低抵抗層P2 ++を埋込んだ後、その上に選択
拡散により燐を部分拡散してN2層、N0層を形成
する。このときの拡散深さは10μｍ、表面濃度は
１×1020である。次いで、N2層表面の中央部に近
い部分を酸化膜を使つた選択エツチングにより掘
込部７としての溝を形成する。この溝の深さは５
μｍである。ここで、掘込部７の溝幅ＷFはボロ
ン埋込層の幅ＷBよりもわずかに狭くしてある。
なお、埋込層P2 ++のカソードN2層の主導通部に
対向するパターンは図示の格子状とするほかに適
宜変更されるが、その形状は本考案には直接関係
しない。電極Ａ、Ｋ、Ｇ、G0はアルミニウムを
用いて形成される。
上記構成例で、N2層の内径２mm、外径12mmと
し、掘込部７の幅ＷFを1.5mm、掘込部７に対向す
るP2 ++層８の幅ＷBを1.8mmとした場合、ゲート点
弧電流は0.5〜1.0A、しや断可能電流は200Aであ
つた。但し、しや断のためのゲート電流はdv／
dt＝100V／μｓ、オフ利得は３〜４であつた。
これに対して、第１図に示す従来構造のものは同
一寸法で点弧電流0.3〜0.5Aで、しや断電流は
100A以下であつた。すなわち、本考案のもので
はしや断電流が大幅に改善されている。
し、掘込部７の幅ＷFを1.5mm、掘込部７に対向す
るP2 ++層８の幅ＷBを1.8mmとした場合、ゲート点
弧電流は0.5〜1.0A、しや断可能電流は200Aであ
つた。但し、しや断のためのゲート電流はdv／
dt＝100V／μｓ、オフ利得は３〜４であつた。
これに対して、第１図に示す従来構造のものは同
一寸法で点弧電流0.3〜0.5Aで、しや断電流は
100A以下であつた。すなわち、本考案のもので
はしや断電流が大幅に改善されている。
なお、本考案は実施例に示す構造のものに限定
されるものでなく、掘込部７に対向するように幅
ＷBの埋込層８のみを形成し、ターンオフゲート
電極としてはN2層と入り組んで該N2層と同じ面
に形成する櫛形構造にしたGTOサイリスタに適
用して同等の作用効果を得ることができる。
されるものでなく、掘込部７に対向するように幅
ＷBの埋込層８のみを形成し、ターンオフゲート
電極としてはN2層と入り組んで該N2層と同じ面
に形成する櫛形構造にしたGTOサイリスタに適
用して同等の作用効果を得ることができる。
以上のとおり、本考案によるGTOサイリスタ
はゲート点弧電流が比較的少なく、しかもしや断
電流を大幅に向上できる効果がある。
はゲート点弧電流が比較的少なく、しかもしや断
電流を大幅に向上できる効果がある。
第１図は従来のGTOサイリスタ構造図、第２
図は本考案の一実施例を示す断面構造図、第３図
は第２図の一部破断平面図である。 P2 ++……低抵抗埋込層、Ｇ……オン用ゲート電
極、G0……オフ用ゲート電極、７……掘込部、
８……掘込部７に対向する低抵抗埋込層。
図は本考案の一実施例を示す断面構造図、第３図
は第２図の一部破断平面図である。 P2 ++……低抵抗埋込層、Ｇ……オン用ゲート電
極、G0……オフ用ゲート電極、７……掘込部、
８……掘込部７に対向する低抵抗埋込層。
Claims (1)
- カソードエミツタ層にゲート点弧電流を低減さ
せるために掘込部を有し、Ｐベース領域には上記
掘込部に対向する部分に少なくとも該掘込部を覆
う低抵抗埋込層を有する構造を特徴とするゲート
ターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13495380U JPS6120783Y2 (ja) | 1980-09-22 | 1980-09-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13495380U JPS6120783Y2 (ja) | 1980-09-22 | 1980-09-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5757560U JPS5757560U (ja) | 1982-04-05 |
| JPS6120783Y2 true JPS6120783Y2 (ja) | 1986-06-21 |
Family
ID=29495142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13495380U Expired JPS6120783Y2 (ja) | 1980-09-22 | 1980-09-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120783Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0658957B2 (ja) * | 1985-06-14 | 1994-08-03 | 新技術事業団 | Ｇｔｏサイリスタ |
-
1980
- 1980-09-22 JP JP13495380U patent/JPS6120783Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5757560U (ja) | 1982-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495513A (en) | Bipolar transistor controlled by field effect by means of an isolated gate | |
| US4514747A (en) | Field controlled thyristor with double-diffused source region | |
| JPH0467343B2 (ja) | ||
| US5414290A (en) | IGBT with self-aligning cathode pattern and method for producing it | |
| GB1568586A (en) | Field controlled thyristor | |
| US4089020A (en) | High power semiconductor diode | |
| US5861638A (en) | Insulated gate bipolar transistor | |
| KR890011026A (ko) | 반도체 소자 제조방법 | |
| US4060825A (en) | High speed high power two terminal solid state switch fired by dV/dt | |
| EP0454201B1 (en) | A semiconductor device comprising a thyristor | |
| US3967308A (en) | Semiconductor controlled rectifier | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| JPH05335558A (ja) | 双方向２端子サイリスタ | |
| JPH0459786B2 (ja) | ||
| JP2000101066A (ja) | 電力用半導体素子 | |
| JPS6245710B2 (ja) | ||
| JPS62283669A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0610700Y2 (ja) | ショットキバリアダイオード | |
| JPH03283470A (ja) | ツェナーダイオード | |
| JPS6257250A (ja) | 半導体装置 | |
| US3562610A (en) | Controlled rectifier with improved switching characteristics | |
| JPH0136711B2 (ja) | ||
| JPS6013311B2 (ja) | 半導体制御整流装置 | |
| JPS6348133Y2 (ja) | ||
| JPH0480965A (ja) | 過電圧自己保護型半導体装置 |