JPH0136711B2 - - Google Patents
Info
- Publication number
- JPH0136711B2 JPH0136711B2 JP57136722A JP13672282A JPH0136711B2 JP H0136711 B2 JPH0136711 B2 JP H0136711B2 JP 57136722 A JP57136722 A JP 57136722A JP 13672282 A JP13672282 A JP 13672282A JP H0136711 B2 JPH0136711 B2 JP H0136711B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- turn
- gate
- cathode
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はゲート制御極付半導体素子に係り、特
にゲートターンオフサイリスタに関するものであ
る。
にゲートターンオフサイリスタに関するものであ
る。
ゲートターンオフサイリスタ（以下GTOと称
する）はPNPNの４層３接合からなり、カソー
ド層周辺に配置したゲート電極に正の信号を加え
ることにより、阻止状態から導通状態になり、更
に負の信号によつてオフ状態に、移行する静止型
スイツチである。
する）はPNPNの４層３接合からなり、カソー
ド層周辺に配置したゲート電極に正の信号を加え
ることにより、阻止状態から導通状態になり、更
に負の信号によつてオフ状態に、移行する静止型
スイツチである。
GTOに要求される特性として、(1)小信号のゲ
ート電流でオン、オフできること、(2)小信号でオ
ンさせた時、ターンオン時間が速く、かつ負荷電
流の立上り（di／dt）を大きくできること、(3)小
信号のゲート逆電流で大きな負荷電流を短時間で
オフできることである。
ート電流でオン、オフできること、(2)小信号でオ
ンさせた時、ターンオン時間が速く、かつ負荷電
流の立上り（di／dt）を大きくできること、(3)小
信号のゲート逆電流で大きな負荷電流を短時間で
オフできることである。
GTOをターンオンさせることとターンオフさ
せることは全く相反する事柄であり、この協調を
いかにしてとるかが設計上重要な課題である。
せることは全く相反する事柄であり、この協調を
いかにしてとるかが設計上重要な課題である。
第１図は一般のGTOの一例を示す平面図で、
第２図は―線断面図である。
第２図は―線断面図である。
第１図および第２図において、１はP1層２、
N1層３、P2層４およびN2層５からなるウエハで
ある。６はP2層内に埋設されたゲート層であつ
て、高不純物濃度P2 ++層である。７はP1層に設
けられた金属層でアノード電極Ａを形成する。８
はN2層５上に設けられた金属層で、カソード電
極Ｋを形成する。９はP2層４の表面に設けられ
た金属層で、第１のゲート電極（オンゲート電
極）G1を形成する。１０は同じくP2層４の表面
に設けられた金属層で第２のゲート電極（オフゲ
ート電極）G2を形成する。
N1層３、P2層４およびN2層５からなるウエハで
ある。６はP2層内に埋設されたゲート層であつ
て、高不純物濃度P2 ++層である。７はP1層に設
けられた金属層でアノード電極Ａを形成する。８
はN2層５上に設けられた金属層で、カソード電
極Ｋを形成する。９はP2層４の表面に設けられ
た金属層で、第１のゲート電極（オンゲート電
極）G1を形成する。１０は同じくP2層４の表面
に設けられた金属層で第２のゲート電極（オフゲ
ート電極）G2を形成する。
第１図および第２図に示すGTOにおいては、
ゲート電極としてP2層４内に高濃度不純物層
P2 ++を埋込み、かつN2層５の接するP2層側の抵
抗を高くしたP2 -層を形成してゲート・カソード
間逆耐圧VGKを高くしている。
ゲート電極としてP2層４内に高濃度不純物層
P2 ++を埋込み、かつN2層５の接するP2層側の抵
抗を高くしたP2 -層を形成してゲート・カソード
間逆耐圧VGKを高くしている。
従来のGTOでは各部の表面濃度分布が第３図
に示すように設定されていた。第３図において、
横軸ＤはGTOの厚さ方向を示し、縦軸Ｃは不純
物濃度を示す。実験によればP2 ++層に狭まれた
領域のP2層４の濃度Cp2が動作特性に大きく影響
することが判明した。第４図はP2層４の濃度Cp2
のみを変化させてターンオフ時間tONおよびター
ンオフ時間tOFFを測定した実験結果である。第４
図から明らかなように、Cp2を大きくするとター
ンオフしやすいが、ターンオンしにくい欠点があ
つた。
に示すように設定されていた。第３図において、
横軸ＤはGTOの厚さ方向を示し、縦軸Ｃは不純
物濃度を示す。実験によればP2 ++層に狭まれた
領域のP2層４の濃度Cp2が動作特性に大きく影響
することが判明した。第４図はP2層４の濃度Cp2
のみを変化させてターンオフ時間tONおよびター
ンオフ時間tOFFを測定した実験結果である。第４
図から明らかなように、Cp2を大きくするとター
ンオフしやすいが、ターンオンしにくい欠点があ
つた。
本発明は上述の点に鑑みてなされたもので、そ
の目的は、ゲート電極に近接するカソード領域の
これに対向するカソード領域の濃度を他の領域よ
り小さくしてこの部分からターンオン時に導通領
域を広げるようにすることにより、ターンオン特
性とターンオフ特性の協調がとれる高性能なゲー
トターンオフサイリスタを提供することである。
の目的は、ゲート電極に近接するカソード領域の
これに対向するカソード領域の濃度を他の領域よ
り小さくしてこの部分からターンオン時に導通領
域を広げるようにすることにより、ターンオン特
性とターンオフ特性の協調がとれる高性能なゲー
トターンオフサイリスタを提供することである。
以下に本発明の実施例に係るゲートターンオフ
サイリスタについて、第１図、第２図、および第
５図〜第８図を参照しながら説明する。
サイリスタについて、第１図、第２図、および第
５図〜第８図を参照しながら説明する。
この実施例によるGTOは、第５図および第６
図に示すように、直方体状のウエハ１は、P1層
２、N1層３、P2層４およびN2層５によつて構成
されている。P1層２の露出表面に設けられた金
属層７はアノード電極Ａを形成し、N2層５に設
けられた金属層８はカソード電極Ｋを形成する。
P2層４には櫛形の高濃度不純物P2 ++層６が埋設
されており、かつP2 ++層６は橋絡部６ａとこの
橋絡部６ａから伸びる多数の細片６ｂとを有す
る。細片６ｂの先端部近傍の上部に位置するP2
層４の表面には金属層９が配設されており、この
金属層９とP2 ++層６によつて第１のゲート電極
部（オンゲート電極）G1が構成される。また
P2 ++層６の橋絡部６ａの上部に位置するP2層４
の表面には金属層１０が配設されており、この金
属層１０とP2 ++層６によつて第２のゲート電極
部（オフゲート電極）G2が構成される。
図に示すように、直方体状のウエハ１は、P1層
２、N1層３、P2層４およびN2層５によつて構成
されている。P1層２の露出表面に設けられた金
属層７はアノード電極Ａを形成し、N2層５に設
けられた金属層８はカソード電極Ｋを形成する。
P2層４には櫛形の高濃度不純物P2 ++層６が埋設
されており、かつP2 ++層６は橋絡部６ａとこの
橋絡部６ａから伸びる多数の細片６ｂとを有す
る。細片６ｂの先端部近傍の上部に位置するP2
層４の表面には金属層９が配設されており、この
金属層９とP2 ++層６によつて第１のゲート電極
部（オンゲート電極）G1が構成される。また
P2 ++層６の橋絡部６ａの上部に位置するP2層４
の表面には金属層１０が配設されており、この金
属層１０とP2 ++層６によつて第２のゲート電極
部（オフゲート電極）G2が構成される。
本発明によるGTOの特徴は、P2 ++層６（ゲー
ト層）に近接するカソード領域に、P2 ++層６の
不純物濃度よりも小さくかつP2層４の不純物濃
度より大きな不純物濃度を有する中間不純物層１
１をP2層４内に設け、このP2層４のゲート層に
近接する部分からターンオン時の導通領域を広げ
るようにしたことである。
ト層）に近接するカソード領域に、P2 ++層６の
不純物濃度よりも小さくかつP2層４の不純物濃
度より大きな不純物濃度を有する中間不純物層１
１をP2層４内に設け、このP2層４のゲート層に
近接する部分からターンオン時の導通領域を広げ
るようにしたことである。
以上のような構造のGTOの実際の製造方法を
具体的に示したものが第７図であつて、以下第７
図に基き本願に係るGTOの製造方法を述べる。
具体的に示したものが第７図であつて、以下第７
図に基き本願に係るGTOの製造方法を述べる。
本実施例では例えば耐圧1200V―ターンオフ電
流1000AクラスのGTOを得ようとするものであ
つて、先ず第７図Ａに示すように、比抵抗が50
Ω・cmで厚さ300μmの片面鏡面研摩したＮ形シリ
コン基板を用意して、この基板N1を一般によく
知られている閉管法を用いて両面からガリウムを
拡散して第７図ＡのP1及びP2層をそれぞれ形成
する。この場合の拡散状態は例えば表面濃度が５
×1017atoms／cm3で拡散深さ30μmである。この
状態での濃度プロフイルは第８図の表面濃度が
Cp1、Cp2であり、これによりP1、N1、P2層が形
成される。続いて、その全表面に酸化膜を形成し
高不純物濃度層を所定のパターンに形成すべく酸
化膜に窓開けをする。所定の方法で選択拡散用酸
化膜を形成した後、第７図Ｂに示すようにP2層
表面の酸化膜１２の窓開け部に、表面濃度８×
1017atoms／cm3でボロンを3μm拡散する。この
時、ウエハ１の裏面にも同時にボロンが表面濃度
８×1017、深さ3μmで拡散される。次に低抵抗ゲ
ート層（年６図６）を形成するために、再度全表
面に酸化膜を作製し、第７図ｃに示したように第
７図Ｂで実施したボロン拡散層に狭まれた位置に
酸化膜の窓開けをした後、この領域にボロンを１
×1020atoms／cm3、深さ7μmに選択拡散して高濃
度層６を形成する。この拡散条件で先に拡散した
Cp′2、Cp′1に対する拡散層は、第７図ｃに示すよ
うに、深さ10μm、表面濃度５×1017atoms／cm3
に押込み拡散される。続いて、第７図Ｄに示すよ
うに、この表面全域に５×1015atoms／cm3の不純
物濃度のＰ形単結晶層１４を25μmの深さにエピ
タキシヤル成長させた後、第５図に示すカソード
N2層のパターンでエピタキシヤル層に２×
1020atoms／cm3の濃度で燐を10μm選択拡散して
N2層５を形成する。この後、必要に応じたライ
フタイム制御並びに電極を接着してGTOを構成
する。本実施例ではP1層表面側より840℃30分の
金拡散処理をした後、第５図に示した表面パター
ンに対応して主カソード電極（第５図には示され
ていない）オフゲート電極１０、オンゲート電極
９、並びにP1層表面にアノード電極をアルミニ
ウムを用いて一般的に実施されている蒸着法及び
合金法により接続する。
流1000AクラスのGTOを得ようとするものであ
つて、先ず第７図Ａに示すように、比抵抗が50
Ω・cmで厚さ300μmの片面鏡面研摩したＮ形シリ
コン基板を用意して、この基板N1を一般によく
知られている閉管法を用いて両面からガリウムを
拡散して第７図ＡのP1及びP2層をそれぞれ形成
する。この場合の拡散状態は例えば表面濃度が５
×1017atoms／cm3で拡散深さ30μmである。この
状態での濃度プロフイルは第８図の表面濃度が
Cp1、Cp2であり、これによりP1、N1、P2層が形
成される。続いて、その全表面に酸化膜を形成し
高不純物濃度層を所定のパターンに形成すべく酸
化膜に窓開けをする。所定の方法で選択拡散用酸
化膜を形成した後、第７図Ｂに示すようにP2層
表面の酸化膜１２の窓開け部に、表面濃度８×
1017atoms／cm3でボロンを3μm拡散する。この
時、ウエハ１の裏面にも同時にボロンが表面濃度
８×1017、深さ3μmで拡散される。次に低抵抗ゲ
ート層（年６図６）を形成するために、再度全表
面に酸化膜を作製し、第７図ｃに示したように第
７図Ｂで実施したボロン拡散層に狭まれた位置に
酸化膜の窓開けをした後、この領域にボロンを１
×1020atoms／cm3、深さ7μmに選択拡散して高濃
度層６を形成する。この拡散条件で先に拡散した
Cp′2、Cp′1に対する拡散層は、第７図ｃに示すよ
うに、深さ10μm、表面濃度５×1017atoms／cm3
に押込み拡散される。続いて、第７図Ｄに示すよ
うに、この表面全域に５×1015atoms／cm3の不純
物濃度のＰ形単結晶層１４を25μmの深さにエピ
タキシヤル成長させた後、第５図に示すカソード
N2層のパターンでエピタキシヤル層に２×
1020atoms／cm3の濃度で燐を10μm選択拡散して
N2層５を形成する。この後、必要に応じたライ
フタイム制御並びに電極を接着してGTOを構成
する。本実施例ではP1層表面側より840℃30分の
金拡散処理をした後、第５図に示した表面パター
ンに対応して主カソード電極（第５図には示され
ていない）オフゲート電極１０、オンゲート電極
９、並びにP1層表面にアノード電極をアルミニ
ウムを用いて一般的に実施されている蒸着法及び
合金法により接続する。
第５図および第６図に示したGTOによれば、
オンゲート電極G1からカソードN2層５にゲート
電流を流すと、このGTOは阻止状態から導通状
態に移行する。この時、カソードN2層５のオン
領域は、ゲート層６の細片６ｂと中間不純物層１
１に狭まれたP2領域に対向するカソードN2層５
のオンゲート電極G1９に近い所１７が最初にオ
ン状態になり、続いてオン領域は、第５図に示す
ように、長い矢印１６ａに示す方向に広がる。こ
の過程で、一部短い矢印１６ｂで示すように中間
不純物濃度層１１にもオン領域が広がり結果的に
ゲート層６の細片６ｂに囲まれた領域のカソード
N2層５が全域に渡つて導通状態になる。
オンゲート電極G1からカソードN2層５にゲート
電流を流すと、このGTOは阻止状態から導通状
態に移行する。この時、カソードN2層５のオン
領域は、ゲート層６の細片６ｂと中間不純物層１
１に狭まれたP2領域に対向するカソードN2層５
のオンゲート電極G1９に近い所１７が最初にオ
ン状態になり、続いてオン領域は、第５図に示す
ように、長い矢印１６ａに示す方向に広がる。こ
の過程で、一部短い矢印１６ｂで示すように中間
不純物濃度層１１にもオン領域が広がり結果的に
ゲート層６の細片６ｂに囲まれた領域のカソード
N2層５が全域に渡つて導通状態になる。
したがつて、本実施例のGTOにおいては矢印
１６ａの方向への広がり速度が大きく、こ領域か
ら全域へ広がつて行くため、初期導通面積が広く
なる。この結果ターンオン時間tONが短く、また
di／dt耐量が大きくなる。また、本実施例の
GTOでは、ゲート層６に狭まれた部分に不純物
濃度がCp2の部分とCp2′の部分とを設けたことに
より、従来のごとくCp2′のみの場合に比べてゲー
ト点弧電流を約30％低減でき、（従来例のものが
0.3〜0.6Aに対して0.2〜0.4A）ターンオン時間tON
が約50％に低減（同４〜5μsが２〜3μsに）される
とともに、di／dt耐量100〜200A／μsが300〜
500A／μsと300％以上に向上できた。
１６ａの方向への広がり速度が大きく、こ領域か
ら全域へ広がつて行くため、初期導通面積が広く
なる。この結果ターンオン時間tONが短く、また
di／dt耐量が大きくなる。また、本実施例の
GTOでは、ゲート層６に狭まれた部分に不純物
濃度がCp2の部分とCp2′の部分とを設けたことに
より、従来のごとくCp2′のみの場合に比べてゲー
ト点弧電流を約30％低減でき、（従来例のものが
0.3〜0.6Aに対して0.2〜0.4A）ターンオン時間tON
が約50％に低減（同４〜5μsが２〜3μsに）される
とともに、di／dt耐量100〜200A／μsが300〜
500A／μsと300％以上に向上できた。
ターンオフ過程ではカソードN2層５からゲー
ト層６上に設けたオフゲート電極G2の方向に
N2P2 -接合が逆バイアスになるようにオフゲート
信号を印加する。この時、導通領域はゲー層６に
近い所から阻止状態になり、最終的にはオフしや
すい中間不純物層１１で電流がしや断され、
GTOは完全阻止状態になる。
ト層６上に設けたオフゲート電極G2の方向に
N2P2 -接合が逆バイアスになるようにオフゲート
信号を印加する。この時、導通領域はゲー層６に
近い所から阻止状態になり、最終的にはオフしや
すい中間不純物層１１で電流がしや断され、
GTOは完全阻止状態になる。
この場合を同様にして不純物濃度がCp2の層の
有無で特性を比較すると、ターンオフ電流は同一
条件でCp2層の有る方が僅かに増加し、ターンオ
フ時間も殆んど変らなかつた。このことは導通領
域の広がりが良く、したがつてターンオフさせる
時の電流密度を小さくできることによる。このよ
うに、従来のGTOで問題であつたターンオン性
能が大幅に改良され、この結果GTOを高周波運
転の装置に適用することが可能になつた。
有無で特性を比較すると、ターンオフ電流は同一
条件でCp2層の有る方が僅かに増加し、ターンオ
フ時間も殆んど変らなかつた。このことは導通領
域の広がりが良く、したがつてターンオフさせる
時の電流密度を小さくできることによる。このよ
うに、従来のGTOで問題であつたターンオン性
能が大幅に改良され、この結果GTOを高周波運
転の装置に適用することが可能になつた。
なお、上述の実施例では埋込ゲート構造のもの
について説明したが、ゲート電極をカソードN2
層５とP2層４の表面に並べて設けたGTOにも適
用できる。またゲート電極をオン、オフ用に共通
にしたもので、上述のものと同様な作用、効果が
得られる。
について説明したが、ゲート電極をカソードN2
層５とP2層４の表面に並べて設けたGTOにも適
用できる。またゲート電極をオン、オフ用に共通
にしたもので、上述のものと同様な作用、効果が
得られる。
さらに本発明はN1、P1、N2、P2層からなる半
導体素子にも適用できるものである。
導体素子にも適用できるものである。
上述の実施例では各部の不純物濃度の一例をと
つて説明したが、第４図に示す濃度範囲のもので
あればよい。
つて説明したが、第４図に示す濃度範囲のもので
あればよい。
以上説明したように、本発明はP1、N1、P2、
N2の４層からなり、P2層の厚み方向の不純物濃
度が中間領域で最高になるように構成したもので
ゲート電極に近接するカソード領域の前記P2層
の不純物濃度が、他のカソード層に対向する領域
の濃度よりも低くなるようにしたから、ターンオ
ン特性、ターンオフ特性およびdi／dt耐量の優れ
たゲートターンオフサイリスタを得ることができ
る効果がある。
N2の４層からなり、P2層の厚み方向の不純物濃
度が中間領域で最高になるように構成したもので
ゲート電極に近接するカソード領域の前記P2層
の不純物濃度が、他のカソード層に対向する領域
の濃度よりも低くなるようにしたから、ターンオ
ン特性、ターンオフ特性およびdi／dt耐量の優れ
たゲートターンオフサイリスタを得ることができ
る効果がある。
第１図は一般のゲートターンオフサイリスタの
平面図、第２図は第１図の―線断面図、第３
図は従来のゲートターンオフサイリスタの厚み方
向に対する不純物濃度分布図、第４図はターンオ
ン時間特性とターンオフ時間特性を示す特性線
図、第５図は本発明の実施例に係るゲートターン
オフサイリスタの要部を示す平面図、第６図はそ
の断面図、第７図Ａ〜Ｄは第５図および第６図の
ゲートターンオフサイリスタの製造工程図、第８
図は本発明の実施例によるゲートターンオフサイ
リスタの厚み方向に対する不純物濃度分布図であ
る。 １…ウエハ、２…P1層、３…N1層、４…P2層、
５…N2層、６…高不純物濃度層、１１…中間不
純物濃度層、G1…オンゲート電極、G2…オフゲ
ート電極。
平面図、第２図は第１図の―線断面図、第３
図は従来のゲートターンオフサイリスタの厚み方
向に対する不純物濃度分布図、第４図はターンオ
ン時間特性とターンオフ時間特性を示す特性線
図、第５図は本発明の実施例に係るゲートターン
オフサイリスタの要部を示す平面図、第６図はそ
の断面図、第７図Ａ〜Ｄは第５図および第６図の
ゲートターンオフサイリスタの製造工程図、第８
図は本発明の実施例によるゲートターンオフサイ
リスタの厚み方向に対する不純物濃度分布図であ
る。 １…ウエハ、２…P1層、３…N1層、４…P2層、
５…N2層、６…高不純物濃度層、１１…中間不
純物濃度層、G1…オンゲート電極、G2…オフゲ
ート電極。
Claims (1)
- １ ３つの連続配置された接合部を形成する交互
に異なる導電型の４層を有する半導体物質のウエ
ハからなる半導体素子に、アノード電極とカソー
ド電極からなる主電極部と、カソード層に隣接す
る層に埋設された高濃度不純物を有する制御電極
部を設けてなるゲートターンオフサイリスタにお
いて、前記高濃度不純物が設けられた層に該高濃
度不純物層に隣りあつて中間濃度不純物層を設
け、この中間不純物層の濃度を前記高濃度不純物
層の濃度よりも小さくし、かつ高濃度不純物が設
けられた層の濃度よりも大きくしたことを特徴と
するゲートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136722A JPS5927572A (ja) | 1982-08-05 | 1982-08-05 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136722A JPS5927572A (ja) | 1982-08-05 | 1982-08-05 | ゲ−トタ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927572A JPS5927572A (ja) | 1984-02-14 |
| JPH0136711B2 true JPH0136711B2 (ja) | 1989-08-02 |
Family
ID=15181960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57136722A Granted JPS5927572A (ja) | 1982-08-05 | 1982-08-05 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927572A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61159922U (ja) * | 1985-03-26 | 1986-10-03 | ||
| JPS62147769A (ja) * | 1985-12-20 | 1987-07-01 | Fuji Electric Co Ltd | Ｇｔｏサイリスタ |
| JPS62150775A (ja) * | 1985-12-24 | 1987-07-04 | Fuji Electric Co Ltd | ゲ−トタ−ンオフサイリスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539667A (en) * | 1978-09-14 | 1980-03-19 | Meidensha Electric Mfg Co Ltd | Turn off thyristor |
-
1982
- 1982-08-05 JP JP57136722A patent/JPS5927572A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5927572A (ja) | 1984-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202750A (en) | MOS-gated thyristor | |
| US5973359A (en) | MOS type semiconductor device | |
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| US4060821A (en) | Field controlled thyristor with buried grid | |
| JPH0457111B2 (ja) | ||
| US3210620A (en) | Semiconductor device providing diode functions | |
| JPS6141145B2 (ja) | ||
| JPS59155169A (ja) | Ｉｇｆｅｔ／絶縁ゲート・トリガー・サイリスタ混成電力スイッチング半導体デバイス | |
| EP0454201B1 (en) | A semiconductor device comprising a thyristor | |
| JPH04274368A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0136711B2 (ja) | ||
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2622521B2 (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| US3855609A (en) | Space charge limited transistor having recessed dielectric isolation | |
| US4258377A (en) | Lateral field controlled thyristor | |
| US3697830A (en) | Semiconductor switching device | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPS584829B2 (ja) | 半導体集積回路 | |
| JP3106844B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JPH01293661A (ja) | 半導体装置 | |
| JPS6145395B2 (ja) | ||
| JPS6013311B2 (ja) | 半導体制御整流装置 | |
| JPH0680817B2 (ja) | 半導体装置 | |
| JPS61182259A (ja) | ゲ−トタ−ンオフサイリスタ |