JPS61208155A - 記憶デ−タ保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 記憶装置に記憶される所定単位のデータ毎に所定ビット
数のキーデータを記憶しておく。その所定単位のデータ
の読み出し時にキーデータを読み出し、そのキーデータ
がテストデータと予め決められた関係にあるか否かの判
定結果に応じて記憶装置から読み出されたデータ又は異
常データを出力するようにして記憶データの保護を行な
う。

〔産業上の利用分野〕

本発明は記憶データ保護方式に関し、更に詳細に云えば
キーデータとテストデータとの関係を用いて記憶装置か
ら読み出されるデータの保護を行なう記憶データ保護方
式に関する。

コンピュータ等のディジタル処理システムにおいては、
記憶装置が用いられる。そして、その記憶装置に記憶さ
れるデータ、例えばプログラムデータはそのシステムに
特定の関係にある者にはデータチェック等の必要性から
容易に読み出され得るが、ユーザ等第３者には首尾よい
読み出しを行ない得ないことがそのデータ保護の見地即
ちデータの複製、偽造等を防ぎたいという見地から求め
られるところである。

〔従来の技術〕

従来においても、上述のような要請に応えるための保護
手段の開発は行なわれている。例えば、ＥＰＲＯＭ内蔵
型マイクロコンピュータにおいては保護用ビットを設け
、プログラミングの終了した時点においてそのビットに
所定の内容を書き込み、プログラムデータの読み出しに
おいてはそのビットを参照してその首尾よい読み出しを
許容するか否かを決定するようにしてそのデータの保護
を図らんとしている。

〔発明が解決しようとする問題点〕

しかしながら、上述保護用ビットの書込みによりユーザ
等第３者に知られないという所期の目的は完全に達成し
得るが、一方保護用ビットを一度書き込んでしまうと、
特定の関係者も読み出し不能となる。又、マスクＲＯＭ
に関しては有効な記憶データ保護の方法はなかった。

本発明は上述したような問題点に鑑みて創作されたもの
２で、記憶データの保護の完全性をより増進し得る記憶
データ保護方式の提供をその目的とする。

ｃ問題点を解決するための手段〕 第１図は本発明の原理ブロック図を示す。

この図において、１はディジタル処理装置で用いられる
記憶装置であり、これは通常データ記憶部ＩＡとキーデ
ータ記憶部ＩＢを有し、これら再記憶部は所定単位毎に
同時にアクセスされる。通常データ記憶部ＩＡの通常デ
ータ出力は異常データ供給手段２の異常データ出力と共
に選択手段３へ接続されている。又、キーデータ記憶部
ＩＢのキーデータ出力はテストデータ入力と共に判定手
段４へ接続されている。判定手段４の出力は選択手段３
の選択制御入力に接続されている。

〔作用〕

記憶装置１の再記憶部ＩＡ及びＩＢは所定単位のデータ
毎に同時にアクセスされる。その読み出された通常デー
タは読み出されたキーデータとテストデータとの間に予
め決められた関係がある場合に選択手段３を経て出力さ
れるが、その関係がない場合には異常データが選択手段
３を経て出力される。

従って、通常データを第３者によるアクセスから保護し
得る。

〔実施例〕

第２図は本発明の一実施例を示す。この図において、１
０はマイクロコンピュータ１１に装備されたＲＯＭで、
ＩＯＡはＲＯＭデータ（プログラムデータ）記憶部で、
ＩＯＢはキーデータ記憶部であり、これら再記憶部はデ
コーダ１２の出力信号によって同時にアクセスされる。

そのアクセス単位は例えばプログラムデータの１ワード
及び該ワードのための１ビットのキーデータである。キ
ーデータはＲＯＭ書込み時にプログラムデータと共に同
時に書き込まれる。又再記憶部の出力は各別のバッファ
１３．１４に接続されている。バッファ１３の出力デー
タは図示しない異常データ供給手段からの異常デ゛−夕
と共にセレクタ１５へ供給される。

バッファ１４の出力データはテストデータと共に比較回
路１６へ供給される。比較出力はセレクタ１６の選択制
御入力に接続されている。

このように構成することにより、プログラムデータをユ
ーザ等第３者による読み出しから有効に保護することが
できる。

即ち、アドレス線１７を介してデコーダ１２に供給され
たアドレスに対する出力信号によってそのアドレスが指
定されたＲＯＭｌ０の内容が読み出され、１ワードの通
常データ（プログラムデータ）がバッファ１３にセット
されると共に１ビットのキーデータがバッファ１４にセ
ットされる。

そして、比較回路１６にて読み出されたキーデータとテ
ストデータとが比較され、その一致比較結果に応答して
読み出されたプログラムデータがセレクタ１５を経て出
力されるのに対して比較結果が不一致の場合には異常デ
ータがセレクタ１５を経て出力されることになる。従っ
て、上述のような読み出しが行なわれても、テストデー
タとの関係についての知識を持たない第３者はデータの
単なる読み出しに終わり、−数比較結果を得ることがで
きず、プログラムデータを手にすることができないこと
になるからである。

なお、上記実施例では、プログラムデータの１ワード毎
にｌビットのキーデータが１つのアクセス単位で読み出
される場合について述べているが、これ以外の場合、例
えば２ワードに１ビット又は複数ビットのキーデータを
割り当てるようにしてよいことは勿論である。又、異常
データとしては、正常データと区別がつかないものであ
ればその構成には何らの制限もない。例えば、他のアド
レスのデータを出力するようにしてもよい。

又、必要に応じて、ＲＯＭ以外の記憶装置に本発明を適
用し得ることは云うまでもない。

〔発明の効果Ｊ 以上述べたように、本発明によれば、キーデータを読み
出し得てもそれと予め決められた関係にあるテストデー
タについての知識を有しない第３者にとってはそれは通
常データの首尾よい読み出しを行ない得る手段たり得ず
、かくして通常データの第３者による読み出し禁止を一
層効果的に行なうことができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す図、これらの図において、１は記憶装置、
２は異常データ供給手段、３は選択手段、４は判定手段
である。

Claims (2)

【特許請求の範囲】
1. （１）所定単位のデータ及び該所定単位のデータ毎に所
   定ビット数のキーデータを記憶する記憶装置と、前記キ
   ーデータに予め決められた関係を有するテストデータを
   供給するテストデータ供給手段と、前記所定単位のデー
   タが読み出される際に読み出される前記キーデータと前
   記テストデータとの関係を判定する判定手段と、異常デ
   ータ供給手段と、前記判定結果に応じて前記記憶装置か
   ら読み出されたデータ又は前記異常データ供給手段から
   の異常データを出力する手段とを備えて構成したことを
   特徴とする記憶データ保護方式。
2. （２）前記記憶装置はＲＯＭで、前記所定単位のデータ
   は１ワードのプログラムデータで、前記キーデータは１
   ビットのキーデータであることを特徴とする特許請求の
   範囲第１項記載の記憶データ保護方式。