JPS61208227A - Icカ−ドにおける集積回路素子の結線方法 - Google Patents

Icカ−ドにおける集積回路素子の結線方法

Info

Publication number
JPS61208227A
JPS61208227A JP60048222A JP4822285A JPS61208227A JP S61208227 A JPS61208227 A JP S61208227A JP 60048222 A JP60048222 A JP 60048222A JP 4822285 A JP4822285 A JP 4822285A JP S61208227 A JPS61208227 A JP S61208227A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit element
wiring
substrate
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60048222A
Other languages
English (en)
Inventor
Takayuki Okamoto
隆之 岡本
Takao Kitagawa
孝夫 北川
Kaname Tamada
玉田 要
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP60048222A priority Critical patent/JPS61208227A/ja
Publication of JPS61208227A publication Critical patent/JPS61208227A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICカードに収納される基板に集積回路素子
を組込むに際して、該基板と素子との間の接続を有効に
行なう、ICカードの集積回路素子を結線する方法に関
するものである。
〔従来の技術〕
一般に、ICカードは印刷配線のパターンを施こした基
板に集積回路素子を組込み、この基板をカード本体に収
納することにより形成される。そして、集積回路素子と
基板との間の接続は、従来はワイヤボンディングにより
行なうようにしていた。このワイヤボンディングは細い
金線を使用し、この金線の両端をそれぞれ素子側と基板
側とに結着するものである。さらに、この基板における
素子収納部に合成樹脂による封止を行なうことによって
、当該ワイヤポンディングによる結線部分を保護するよ
うにしていた。
〔発明が解決しようとする問題点〕
前述したように、ワイヤボンディングにより集積回路素
子の接続を行なうために、極めて細い金属で結線する必
要があるが、この結線作業は著しく困難かつ面倒である
だけでなく、たとえ樹脂封止を行なっても、当該結線部
分を十分に保護することができず、ICカードの曲げ、
ねじり試験を行なう際、また長期間使用中に前述の結線
部分が堝傷する欠点があった。
本発明は叙上の点に鑑みてなされたもので、集積回路素
子の基板への接続を容易かつ効率的に行なうことができ
、しかもこの接続部分に必要な強度を持たせることがで
きるようにしたICカードの集積回路素子の結線方法を
提供することを目的とするものである。
〔問題点を解決するための手段〕
前述の目的を達成するために、本発明の方法は、表面に
印刷配線のパターンが施こされた基板に、該配線と連な
る位置において、板厚方向に貫通孔を穿設し、該貫通孔
に導電材を充填する工程と、前記基板を貫通孔の穿設位
置に沿って切り抜くことにより内周壁に前記導電材によ
る配線が形成された切抜部を形成する工程と、表面に配
線のパターンを設けた底板を、その配線が前記内周壁の
配線と接続する状態で前記基板に貼着することによって
、切抜部により画成される素子収納部を形成する工程と
、底面に電極部を形成した集積回路素子を前記素子収納
部内に収納し、該電極部を前記底板に形成した配線と結
着させる工程とから構成したことを、その特徴とするも
のである。
〔実施例〕
以下、本発明の実施例を図面に基づいて詳細に説明する
まず、ICカードに収納される部材は、第1図に示した
ように、それぞれ表面に印刷配線のパターンを施こして
なる配線1,2が形成された基板3及び底板4と、集積
回路素子5とからなり、基板3には該集積回路素子5を
収納する切抜部6が開設されると共に該切抜部6の内周
壁にも配線1aが形成されている。一方、集積回路素子
5の底面には、底板4の配線2と接続するための電極部
7が取付けられている。そして、これらの各部材を組立
てることにより集積回路素子5を基板3と結線した状態
に組込み、このようにして集積回路素子5を組込んだ基
板3は、カード本体に収納させることにより、ICカー
ドが形成されることになる。
そこで、前述の集積回路素子5を基板3に組込んで、そ
れと結線させる方法について説明する。
まず、第2図に示した如く、表面に配線パターンを描く
ことにより配線1が設けられた基板3にその配線1の端
部位置に板厚方向に貫通する貫通孔8、所謂スルーホー
ルを穿設する。そして、この貫通孔8内に配線パターン
を描く際に使用したと同一の導電材を注入する。
次に、該貫通孔8を2分割する位置で基板3を切り抜く
ことにより、内周壁に配線1aを形成した切抜部6が形
成される。そして、この切抜部6内には集積回路素子5
を収納させるものであるから、該集積回路素子5の外形
より僅かに大きい寸法に形成するのが好ましい。
然る後、この表面と切抜部6の内周壁とに相互に接続状
態にある配!1.1aを形成した基板3を底板4に貼着
するのであるが、この貼着時に該底板4の表面に設けた
配!2と基板3例の配線1aと接続させる必要がある。
このために、例えば当該接続部における配線1a、2の
端部のうち少なくとも一方を幅広に形成したり、導電ペ
ーストを付着するようにすれは、両者の接続を円滑に行
なうことができるようになる。これにより第3図に示し
た如く、基板3の切抜部6と底板4とにより素子収納部
9が形成される。
さらに、このようにして形成した素子収納部9内に集積
回路素子5を収納し、その電極部7を配線2と結線させ
るが、この結線は、例えば配線2側または電極部7側に
ハンダボールを取付けて、該ハンダボールを介して集積
回路素子5を載置して、炉に挿入してハンダボールを溶
解することにより、集積回路素子5の電極部7と基板3
側の配線2との間はハンダ付は部10を介して結線され
ることになる。
前述のようにして集積回路素子5を組込んだ基板3は、
ICカードのカード本体における基板収納用凹部内に収
納した状態に装着されて使用される。而して、集積回路
素子5における結線部は、金線等による配線を使用して
はおらず、ハンダ付けにより直接接続させるようにして
いるから、当該結線部分の強度は著しく良好で、ICカ
ードに比較的大きな曲げ力やねじり力が作用しても、当
該結線部分が損傷するおそれはない。そして、底板4を
大きな強度を有する部材で形成すれば、集積回路素子は
安定した状態で素子収納部9内に収納されて、より良好
に保護されるようになり、このために基vi3は軽量な
部材で必要最小限度、即ち集積回路素子5の厚みより僅
かに肉厚に形成でき、全体重量の軽減化及び薄肉化を図
ることができる。
なお、前述の実施例では、集積回路素子5の電極部7と
底板4の配wA2とをハンダ付けにより接続させる構成
としたが、これに代えて導電性のペーストを使用しても
よい。また、本発明の結線方法により結線部分に十分な
強度を付与することができるので、必ずしも樹脂封止を
行なう必要はないが、集積回路素子5の防湿保護を図る
ために、樹脂封止等を行なうようにしてもよい。
〔発明の効果〕
以上説明したように、本発明によれば、集積回路素子の
電極部を金線等による配線を介することなく、直接基板
側と接続させるようにしたから、その間における結線を
容易に行なうことができ、しかもこのようにして結線さ
れた部分は十分な機械的強度を有し、比較的大きな曲げ
力やねじり力等がrcカードに作用しても、当該結線部
分が損傷するおそれはない。また、基板の表面に形成し
た配線と底板に形成した配線とを基板の板厚方向に貫通
孔を穿設し、この貫通孔に導電材を充填した後に、当該
部位を切抜くことによって形成したから、この内周壁に
おける配線パターンを容易に設けることができる。
【図面の簡単な説明】
第1図は、本発明の方法により組付けられる部材の分解
斜視図、第2図は基板の切抜き加工を説明する斜視図、
第3図は集積回路素子の組込み状態を示す断面図である
。 1、la、2・・・配線、3・・・基板、4・・・底板
、5・・・集積回路素子、7・・・電極部、8・・・貫
通孔、9・・・素子収納部。 ゛旨、I°・:′ 一′、′1゛ 7二e:ンシ1づ(シ1戸

Claims (1)

    【特許請求の範囲】
  1.  表面に印刷配線のパターンが施こされた基板に、該配
    線に連なる位置において、板厚方向に貫通する貫通孔を
    穿設して、該貫通孔に導電材を充填する工程と、前記基
    板を前記貫通孔の穿設位置に沿って切り抜くことにより
    内周壁に前記導電材による配線が形成された切抜部を形
    成する工程と、表面に配線のパターンを設けた底板を、
    その配線が前記内周壁の配線と接続する状態で前記基板
    に貼着することによって切抜部により画成される素子収
    納部を形成する工程と、底面に電極部を形成した集積回
    路素子を前記素子収納部内に収納し、該電極部を前記底
    板に形成した配線と結着させる工程とから構成したこと
    を特徴とする、ICカードにおける集積回路素子の結線
    方法。
JP60048222A 1985-03-13 1985-03-13 Icカ−ドにおける集積回路素子の結線方法 Pending JPS61208227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60048222A JPS61208227A (ja) 1985-03-13 1985-03-13 Icカ−ドにおける集積回路素子の結線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60048222A JPS61208227A (ja) 1985-03-13 1985-03-13 Icカ−ドにおける集積回路素子の結線方法

Publications (1)

Publication Number Publication Date
JPS61208227A true JPS61208227A (ja) 1986-09-16

Family

ID=12797388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60048222A Pending JPS61208227A (ja) 1985-03-13 1985-03-13 Icカ−ドにおける集積回路素子の結線方法

Country Status (1)

Country Link
JP (1) JPS61208227A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
US5561328A (en) * 1991-06-24 1996-10-01 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment

Similar Documents

Publication Publication Date Title
US4951124A (en) Semiconductor device
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
JP2987101B2 (ja) 半導体装置の接続方法並びに半導体装置の接続器
JP2000223645A (ja) 半導体装置
JPH02239651A (ja) 半導体装置およびその実装方法
JPH02260450A (ja) 半導体装置およびその実装方法
JPS61208227A (ja) Icカ−ドにおける集積回路素子の結線方法
US5442134A (en) Lead structure of semiconductor device
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JPH01143389A (ja) ハイブリッド集積回路装置
JPH0821668B2 (ja) 立設実装形半導体装置
JPS61208228A (ja) Icカ−ドにおける集積回路素子の結線方法
EP0727819A2 (en) Stucked arranged semiconductor device and manufacturing method for the same
JP3085031B2 (ja) チップ型セラミック電子部品
JPH02250388A (ja) 混成集積回路
JPH0419806Y2 (ja)
JPH03261153A (ja) 半導体装置用パッケージ
JPH0331085Y2 (ja)
JPH01280344A (ja) 半導体装置における配線基板とリードピンとの接合部構造
JPH0735400Y2 (ja) 混成集積回路
JPH01270256A (ja) 半導体装置
JP2004179300A (ja) 半導体装置およびその製造方法
JPS63296991A (ja) メモリカ−トリツジ
JPH06224364A (ja) 端子ピン
JPH04159763A (ja) 樹脂封止型集積回路