JPH02260450A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JPH02260450A JPH02260450A JP1080485A JP8048589A JPH02260450A JP H02260450 A JPH02260450 A JP H02260450A JP 1080485 A JP1080485 A JP 1080485A JP 8048589 A JP8048589 A JP 8048589A JP H02260450 A JPH02260450 A JP H02260450A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- mounting
- lead
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
- H10W70/429—Bent parts being the outer leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10946—Leads attached onto leadless component after manufacturing the component
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の構造およびその実装方法に関
し、特にそのリードの形状および実装方法に関するもの
である。
し、特にそのリードの形状および実装方法に関するもの
である。
従来、リードがパッケージの側面より下方に向けられて
複数並設された半導体装置は、ＤＩＬ （デュアルイン
ラインパッケージ）型半導体装置と呼ばれ、基板のスル
ーホールにリードの先端が挿入され、基板に実装されて
いる。これを図によって説明する。
複数並設された半導体装置は、ＤＩＬ （デュアルイン
ラインパッケージ）型半導体装置と呼ばれ、基板のスル
ーホールにリードの先端が挿入され、基板に実装されて
いる。これを図によって説明する。
第９図は従来のこの種のデュアルインラインパッケージ
型半導体装置の一部を破断して示す斜視図、第１０図は
基板に実装された状態を示す側面図で、これらの図にお
いて、１はデュアルインラインパッケージ型半導体装置
本体、２は半導体素子、３はこの半導体素子２を支持す
るダイパッドで、このダイパッド３上に半導体素子２が
ろう材４によって固着されている。５はリード、６はこ
のリード５と前記半導体素子２の電極（図示せず）とを
接続するための金属細線で、リード５における金属細線
６と接合される部位には、接続が確実に行なわれるよう
にＡｇめっき等のめっき等が施されている。また、前記
リード５は後述するモールド樹脂によってパッケージが
形成されてからリードフレーム（図示せず）より分断さ
れ、パッケージより突出する先端部５ａはパッケージと
直角に曲げられている。７は前記半導体素子２及び金属
細線６等を封止し、かつ外力より保護するパッケージを
構成するモールド樹脂である。
型半導体装置の一部を破断して示す斜視図、第１０図は
基板に実装された状態を示す側面図で、これらの図にお
いて、１はデュアルインラインパッケージ型半導体装置
本体、２は半導体素子、３はこの半導体素子２を支持す
るダイパッドで、このダイパッド３上に半導体素子２が
ろう材４によって固着されている。５はリード、６はこ
のリード５と前記半導体素子２の電極（図示せず）とを
接続するための金属細線で、リード５における金属細線
６と接合される部位には、接続が確実に行なわれるよう
にＡｇめっき等のめっき等が施されている。また、前記
リード５は後述するモールド樹脂によってパッケージが
形成されてからリードフレーム（図示せず）より分断さ
れ、パッケージより突出する先端部５ａはパッケージと
直角に曲げられている。７は前記半導体素子２及び金属
細線６等を封止し、かつ外力より保護するパッケージを
構成するモールド樹脂である。
このように形成された半導体装置は第１０図に示すよう
に実装される。同図において、８はプリント基板、９は
ランドで、このランド９はプリント基板８の表面に形成
された配線パターン（図示せず）によって他の装置（図
示せず）等に接続されている。なお、１０ははんだであ
る。このプリント基板８に前記半導体装置を実装するに
は、半導体装置のり−ド５をプリント基板８の上方から
スルーホール１１内に挿入させプリント基板８の下方か
らスルーホール１１内にはんだを供給することによって
行なわれ、半導体装置はプリント基板８に実装されるこ
とになる。
に実装される。同図において、８はプリント基板、９は
ランドで、このランド９はプリント基板８の表面に形成
された配線パターン（図示せず）によって他の装置（図
示せず）等に接続されている。なお、１０ははんだであ
る。このプリント基板８に前記半導体装置を実装するに
は、半導体装置のり−ド５をプリント基板８の上方から
スルーホール１１内に挿入させプリント基板８の下方か
らスルーホール１１内にはんだを供給することによって
行なわれ、半導体装置はプリント基板８に実装されるこ
とになる。
第１１図、第１２図に、他のパッケージとしてリードが
パッケージを実装した際に底面に当る面から下方に複数
並設され、かつリードが２平面にジグザグ状に並んでい
る、ＺＩＬ（ジグザグ・イン・ライン）型半導体装置を
示す。
パッケージを実装した際に底面に当る面から下方に複数
並設され、かつリードが２平面にジグザグ状に並んでい
る、ＺＩＬ（ジグザグ・イン・ライン）型半導体装置を
示す。
図において、１〜１１は第９図、第１０図に示したもの
と同−又は相当部分を示すものであるので説明を省略す
る。
と同−又は相当部分を示すものであるので説明を省略す
る。
このように構成された半導体装置は、第１２図に示した
様に実装される。
様に実装される。
第９図に示されたＤｒＬ型半導体装置、第１１図に示さ
れたＺＩＬ型半導体装置は実装時に、スルーホール１１
にリード５を挿入することから、スルーホールデバイス
と呼ばれる。
れたＺＩＬ型半導体装置は実装時に、スルーホール１１
にリード５を挿入することから、スルーホールデバイス
と呼ばれる。
第１３図、第１４図にも、他のパッケージとして、リー
ドがパッケージを実装した際の側面に当る面から出て、
リード５先端部５ａがパッケー・ジを実装した際の表面
と平行な面状にあるｓｏｐ （スモール・アウトライン
・パッケージ）型半導体装置を示す。
ドがパッケージを実装した際の側面に当る面から出て、
リード５先端部５ａがパッケー・ジを実装した際の表面
と平行な面状にあるｓｏｐ （スモール・アウトライン
・パッケージ）型半導体装置を示す。
図において、１〜１０は第９図、第１０図に示したもの
と同−又は相当部分を示すものであるので説明を省略す
る。
と同−又は相当部分を示すものであるので説明を省略す
る。
この様に構成された半導体装置は第１４図に示した様に
実装される。
実装される。
第１３図に示したＳｏＰ型半導体装置は、プリント基板
８上に、スルーホールを設けることなく実装されるので
、表面実装型デバイス（ＳＭＤ ；サーフェス・マウン
ト・デバイス）と呼ばれる。
８上に、スルーホールを設けることなく実装されるので
、表面実装型デバイス（ＳＭＤ ；サーフェス・マウン
ト・デバイス）と呼ばれる。
これら従来の半導体装置は以上の様に構成されているの
で、同一平面上にない複数のプリント基板に渡って半導
体装置を実装することができないという問題点があった
。
で、同一平面上にない複数のプリント基板に渡って半導
体装置を実装することができないという問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、同一平面上にない複数のプリント基板にまた
がって実装できる半導体装置を得ることを目的とする。
たもので、同一平面上にない複数のプリント基板にまた
がって実装できる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体装置本体の側面、
あるいは半導体素子の表面と垂直な面の、少くとも２辺
以上からリードが出ており、かつリードの先端が、リー
ドが本体の側面から出ているつけ根の部分を結ぶ平面と
は異なり、これと平行である平面上になるように、その
形状を変形させたリードを有するものである。換言すれ
ば、半導体装置本体の側面の２つ以上の面から上述した
ＺＩＬ型パッケージ状にり−・ドを延ばしたものである
。
あるいは半導体素子の表面と垂直な面の、少くとも２辺
以上からリードが出ており、かつリードの先端が、リー
ドが本体の側面から出ているつけ根の部分を結ぶ平面と
は異なり、これと平行である平面上になるように、その
形状を変形させたリードを有するものである。換言すれ
ば、半導体装置本体の側面の２つ以上の面から上述した
ＺＩＬ型パッケージ状にり−・ドを延ばしたものである
。
この発明においては、半導体装置本体の側面の少なくと
も２辺以上からリードを出しているので、半導体装置を
複数のプリント基板に垂直にあるいはこれと平行に実装
することが可能となる。
も２辺以上からリードを出しているので、半導体装置を
複数のプリント基板に垂直にあるいはこれと平行に実装
することが可能となる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置を示し、
図において、１〜７は既に説明したものと同−又は相当
部分を示すものであるので説明を省略する。但し、本装
置では半導体装置本体の両側面からリード５が出ており
、しかもそのリードを交互に千鳥状に配置しており、５
ｂは該リードのうち、半導体素子２表面側に突出したリ
ード、５ｃは半導体素子裏面側、つまり、グイバッド側
に突出したリードである。
図において、１〜７は既に説明したものと同−又は相当
部分を示すものであるので説明を省略する。但し、本装
置では半導体装置本体の両側面からリード５が出ており
、しかもそのリードを交互に千鳥状に配置しており、５
ｂは該リードのうち、半導体素子２表面側に突出したリ
ード、５ｃは半導体素子裏面側、つまり、グイバッド側
に突出したリードである。
第１図に示した半導体装置ｌは、例えば第２図に示す様
にＤＩＬ型半導体装置やＳＯＰ型半導体装置と同じ様に
モールドされた後、第２図に示す様な矢印の方向へ交互
に曲げ加工されて製造される。
にＤＩＬ型半導体装置やＳＯＰ型半導体装置と同じ様に
モールドされた後、第２図に示す様な矢印の方向へ交互
に曲げ加工されて製造される。
第３図は、３角法によって描かれた、第１図に示す半導
体装置１の外形図である。
体装置１の外形図である。
次に作用について説明する。第１図、第３図に示した欅
な、本発明の第１の実施例による半導体装置ｌは、第４
図に示した様に、２つのプリント基板８ａ、８ｂに、半
導体装置１をそのリードを該基板と垂直にして配置し、
半導体装置の同−辺から出て交互にチドリ形に形成され
たリード同士は同一基板８ａに実装し、他の同−辺から
出て交互にチドリ形に形成されたリード同士は他の基板
８ｂに実装することにより、該２つの回路基板に実装さ
れる。また、リードの開きが大きく、半導体装置１の厚
さより大きい場合には、第５図に示した様に、半導体素
子の表面の拡がる方向の同一平面上にあるリード同士は
同一基板８ａに実装し、他の同一平面上にあるリード同
士は他の基板８ｂに実装することにより、リードに平行
な２枚のプリント基板８ａ；８ｂにも実装できる。
な、本発明の第１の実施例による半導体装置ｌは、第４
図に示した様に、２つのプリント基板８ａ、８ｂに、半
導体装置１をそのリードを該基板と垂直にして配置し、
半導体装置の同−辺から出て交互にチドリ形に形成され
たリード同士は同一基板８ａに実装し、他の同−辺から
出て交互にチドリ形に形成されたリード同士は他の基板
８ｂに実装することにより、該２つの回路基板に実装さ
れる。また、リードの開きが大きく、半導体装置１の厚
さより大きい場合には、第５図に示した様に、半導体素
子の表面の拡がる方向の同一平面上にあるリード同士は
同一基板８ａに実装し、他の同一平面上にあるリード同
士は他の基板８ｂに実装することにより、リードに平行
な２枚のプリント基板８ａ；８ｂにも実装できる。
なお、上記実施例では、半導体装置１として、外側をモ
ールド樹脂７で形成した、通常プラスチックパッケージ
と呼ばれるものに本発明を適用したものであるが、半導
体装置１はプラスチックパンケージに限定されるもので
はない。
ールド樹脂７で形成した、通常プラスチックパッケージ
と呼ばれるものに本発明を適用したものであるが、半導
体装置１はプラスチックパンケージに限定されるもので
はない。
第６図に、通常セラミックパッケージと呼ばれるパッケ
ージに、本発明を適用した場合の本発明の第２の実施例
を示す。
ージに、本発明を適用した場合の本発明の第２の実施例
を示す。
図中、１２はセラミック本体で、通常、リードを挟んで
上側１２ａと下側１２ｂの２つの部分からなっており、
セラミック本体１２ａ、１２ｂとリード５及びセラミッ
ク本体１２ａ、１２ｂ同士はシール材１３で接着されて
いる。
上側１２ａと下側１２ｂの２つの部分からなっており、
セラミック本体１２ａ、１２ｂとリード５及びセラミッ
ク本体１２ａ、１２ｂ同士はシール材１３で接着されて
いる。
また、第１図に示した本発明の第１の実施例では、リー
ド′５の先端を２つの平面上に曲げているが、これは第
７図の本発明の第３の実施例に示す様に４平面に渡って
曲げても良い。
ド′５の先端を２つの平面上に曲げているが、これは第
７図の本発明の第３の実施例に示す様に４平面に渡って
曲げても良い。
また、第１図に示した本発明の第１の実施例では、半導
体装置の２側面からり一部５を出しているが、第８図の
本発明の第４の実施例に示す様に、リード５は半導体装
置の４側面から出すようにしてもよい。
体装置の２側面からり一部５を出しているが、第８図の
本発明の第４の実施例に示す様に、リード５は半導体装
置の４側面から出すようにしてもよい。
以上のように、この発明にかかる半導体装置およびその
実装方法によれば、半導体装置の少なくとも２側面のリ
ードを、同−辺から出して交互に曲げて半導体装置の半
導体素子の表面に平行な少なくとも２平面上に位置する
ようにしたので、同一平面上にない２枚以上のプリント
基板にまたがって、半導体装置を実装できる効果がある
。
実装方法によれば、半導体装置の少なくとも２側面のリ
ードを、同−辺から出して交互に曲げて半導体装置の半
導体素子の表面に平行な少なくとも２平面上に位置する
ようにしたので、同一平面上にない２枚以上のプリント
基板にまたがって、半導体装置を実装できる効果がある
。
第１図はこの発明の第１の実施例による半導体装置の一
部を破断して示す斜視図、 第２図は第１図に示したこの発明の第１の実施例による
半導体装置を製造する際の工程の途中における半導体装
置の一部を破断して示す斜視図、第３図はこの発明の第
１の実施例による半導体装置の三角法による外形図で、
第３図（ａ）は上面図、第３図（ハ）と（Ｃ）はそれぞ
れ異なる方向の側面図である。 第４図はこの発明の第１の実施例による半導体装置を異
なる２つのプリント基板８ａ及び８ｂに実装した際の三
角法による外形図、 第５図はこの発明の第１の実施例による半導体装置を第
４図とは異なる方法で、異なる２つのプリント基板８ａ
及び８ｂに実装した際の三角法による外形図、 第６図はこの発明の第２の実施例による半導体装置の一
部を破断して示す斜視図、 第７図はこの発明の第３の実施例による半導体装置の三
角法による外形図、 第８図はこの発明の第４の実施例による半導体装置の斜
視図、 第９図は従来の半導体装置の−・部を破断して示す斜視
図、 第１０図は第９図に示した半導体装置の実装方法を説明
した図、 第１１図は他の従来の半導体装置の一部を破断して示す
斜視図、 第１２図は第１１図に示した半導体装置の実装方法を説
明した図、 第１３図は他の従来の半導体装置の一部を破断して示す
斜視図、 第１４図は第１３図に示した半導体装置の実装方法を示
した図である。 図中、１・・・半導体装置、２・・・半導体素子、３・
・・ダイパッド、４・・・ろう材、５・・・リード、ｉ
５ ａはリード５の・）ち素子側に突出したリード、５
ｂはり−ド５のうちグイパッド側に突出したリード、６
は金属細線、７はモー・ルド樹脂、８はプリント基板、
９・・・ニシニ／ド、１０・・・ハンダ、１１・・・ス
ル−ホール、１２・・・セラミック本体、１３・・・シ
ール材、１４・・・金属ふたである。 なお図中同一符号は同−又は相当部分を示す。
部を破断して示す斜視図、 第２図は第１図に示したこの発明の第１の実施例による
半導体装置を製造する際の工程の途中における半導体装
置の一部を破断して示す斜視図、第３図はこの発明の第
１の実施例による半導体装置の三角法による外形図で、
第３図（ａ）は上面図、第３図（ハ）と（Ｃ）はそれぞ
れ異なる方向の側面図である。 第４図はこの発明の第１の実施例による半導体装置を異
なる２つのプリント基板８ａ及び８ｂに実装した際の三
角法による外形図、 第５図はこの発明の第１の実施例による半導体装置を第
４図とは異なる方法で、異なる２つのプリント基板８ａ
及び８ｂに実装した際の三角法による外形図、 第６図はこの発明の第２の実施例による半導体装置の一
部を破断して示す斜視図、 第７図はこの発明の第３の実施例による半導体装置の三
角法による外形図、 第８図はこの発明の第４の実施例による半導体装置の斜
視図、 第９図は従来の半導体装置の−・部を破断して示す斜視
図、 第１０図は第９図に示した半導体装置の実装方法を説明
した図、 第１１図は他の従来の半導体装置の一部を破断して示す
斜視図、 第１２図は第１１図に示した半導体装置の実装方法を説
明した図、 第１３図は他の従来の半導体装置の一部を破断して示す
斜視図、 第１４図は第１３図に示した半導体装置の実装方法を示
した図である。 図中、１・・・半導体装置、２・・・半導体素子、３・
・・ダイパッド、４・・・ろう材、５・・・リード、ｉ
５ ａはリード５の・）ち素子側に突出したリード、５
ｂはり−ド５のうちグイパッド側に突出したリード、６
は金属細線、７はモー・ルド樹脂、８はプリント基板、
９・・・ニシニ／ド、１０・・・ハンダ、１１・・・ス
ル−ホール、１２・・・セラミック本体、１３・・・シ
ール材、１４・・・金属ふたである。 なお図中同一符号は同−又は相当部分を示す。
Claims (3)
- （１）半導体装置の一部であり、外部と電気的に接続す
るための電極である、リードの形状を、半導体装置の中
心部分である半導体素子の表面の拡がる方向に平行に２
方向以上に延ばした形状とし、 かつリード先端が２つ以上の平面上に渡って交互に形成
されていることを特徴とする半導体装置。 - （２）特許請求の範囲第１項記載の半導体装置をプリン
ト基板に実装する方法であって、 上記半導体装置の同一辺から出て交互にチドリ形に形成
されたリード同士は同一基板に実装し、他の同一辺から
出て交互にチドリ形に形成されたリード同士は他の基板
に実装することにより、２つ以上の回路基板に実装する
ことを特徴とする半導体装置の実装方法。 - （３）特許請求の範囲第１項記載の半導体装置をプリン
ト基板に実装する方法であって、 上記半導体装置の表面の拡がる方向の同一平面上にある
リード同士は同一基板に実装し、他の同一平面上にある
リード同士は他の基板に実装することにより、２つ以上
の回路基板に実装することを特徴とする半導体装置の実
装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080485A JPH02260450A (ja) | 1989-03-30 | 1989-03-30 | 半導体装置およびその実装方法 |
| US07/758,719 US5105261A (en) | 1989-03-30 | 1991-09-09 | Semiconductor device package having particular lead structure for mounting multiple circuit boards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080485A JPH02260450A (ja) | 1989-03-30 | 1989-03-30 | 半導体装置およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260450A true JPH02260450A (ja) | 1990-10-23 |
Family
ID=13719591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080485A Pending JPH02260450A (ja) | 1989-03-30 | 1989-03-30 | 半導体装置およびその実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5105261A (ja) |
| JP (1) | JPH02260450A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015220270A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | 両面接続用実装パッケージ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| US5068712A (en) * | 1988-09-20 | 1991-11-26 | Hitachi, Ltd. | Semiconductor device |
| KR950027550U (ko) * | 1994-03-07 | 1995-10-18 | 정의훈 | 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치 |
| JPH07249723A (ja) * | 1994-03-11 | 1995-09-26 | Fujitsu Miyagi Electron:Kk | 半導体装置の実装構造及び半導体装置の実装方法及びリードフレーム |
| US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
| EP1026741A4 (en) * | 1997-10-07 | 2001-02-21 | Mitsubishi Electric Corp | Semiconductor device |
| CN104617071B (zh) * | 2015-01-19 | 2017-08-08 | 株洲南车时代电气股份有限公司 | 功率端子组及功率电子模块 |
| US9978669B2 (en) * | 2016-06-30 | 2018-05-22 | Nxp Usa, Inc. | Packaged semiconductor device having a lead frame and inner and outer leads and method for forming |
| US11682609B2 (en) | 2019-06-29 | 2023-06-20 | Texas Instruments Incorporated | Three-dimensional functional integration |
| DE102022000926A1 (de) * | 2022-03-17 | 2023-09-21 | Iie Gmbh & Co. Kg | Elektronische Schaltung und Verfahren zu deren Herstellung, sowie verbesserter aktiver Leistungshalbleiter zum Einbau in die elektronische Schaltung und Verfahren zu dessen Herstellung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107251A (en) * | 1979-02-09 | 1980-08-16 | Hitachi Ltd | Electronic part and its packaging construction |
| JPS5915500A (ja) * | 1982-07-17 | 1984-01-26 | ライオン株式会社 | 固型皮膚洗浄剤組成物 |
| JPS5963751A (ja) * | 1982-10-04 | 1984-04-11 | Matsushita Electronics Corp | 半導体装置 |
| JPS60103652A (ja) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | 半導体装置およびこれに用いられるリ−ドフレ−ム |
| JPS6352455A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 封止型半導体装置用リ−ドフレ−ム |
| JP2572840B2 (ja) * | 1989-03-30 | 1997-01-16 | 三菱電機株式会社 | 半導体装置および放熱フィン |
-
1989
- 1989-03-30 JP JP1080485A patent/JPH02260450A/ja active Pending
-
1991
- 1991-09-09 US US07/758,719 patent/US5105261A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015220270A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | 両面接続用実装パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5105261A (en) | 1992-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319319B2 (en) | Semiconductor package and mounting method thereof | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| JP3907145B2 (ja) | チップ電子部品 | |
| JPH02260450A (ja) | 半導体装置およびその実装方法 | |
| JPH10223817A (ja) | 側面型電子部品の電極構造及びその製造方法 | |
| EP0513743B1 (en) | Semiconductor package for surface mounting | |
| US7132314B2 (en) | System and method for forming one or more integrated circuit packages using a flexible leadframe structure | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH03295266A (ja) | 高集積半導体装置 | |
| US5455454A (en) | Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture | |
| JPH03173167A (ja) | 面実装パッケージ半導体装置及びその実装方法 | |
| JPH02110960A (ja) | 半導体装置 | |
| JPS616832A (ja) | 実装体 | |
| JP3680398B2 (ja) | プリント配線板 | |
| JPH0329354A (ja) | 半導体装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| JPH01201946A (ja) | 半導体装置 | |
| JPH0442934Y2 (ja) | ||
| JP2516394Y2 (ja) | 半導体装置 | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPH01187960A (ja) | 半導体装置 | |
| JPH033354A (ja) | 半導体装置 | |
| JPH0227837B2 (ja) | Tasopurintobannohaisenpataankozo |